鰭式場(chǎng)效應(yīng)管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域技術(shù)，特別涉及一種鰭式場(chǎng)效應(yīng)管及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，半導(dǎo)體工藝節(jié)點(diǎn)遵循摩爾定律的發(fā)展趨勢(shì)不斷減小。為了適應(yīng)工藝節(jié)點(diǎn)的減小，不得不不斷縮短MOSFET場(chǎng)效應(yīng)管的溝道長(zhǎng)度。溝道長(zhǎng)度的縮短具有增加芯片的管芯密度，增加MOSFET場(chǎng)效應(yīng)管的開關(guān)速度等好處。
[0003]然而，隨著器件溝道長(zhǎng)度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對(duì)溝道的控制能力變差，柵極電壓夾斷(Pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現(xiàn)象，即所謂的短溝道效應(yīng)(SCE:short_channeleffects)更容易發(fā)生。
[0004]因此，為了更好的適應(yīng)器件尺寸按比例縮小的要求，半導(dǎo)體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場(chǎng)效應(yīng)管(FinFET)。FinFET中，柵極至少可以從兩側(cè)對(duì)超薄體(鰭部)進(jìn)行控制，具有比平面MOSFET器件強(qiáng)得多的柵對(duì)溝道的控制能力，能夠很好的抑制短溝道效應(yīng)；且FinFET相對(duì)于其他器件，具有更好的現(xiàn)有的集成電路制作技術(shù)的兼容性。
[0005]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子迀移率增強(qiáng)技術(shù)獲得了廣泛的研究和應(yīng)用，提高溝道區(qū)的載流子迀移率能夠增大鰭式場(chǎng)效應(yīng)管的驅(qū)動(dòng)電流，提高鰭式場(chǎng)效應(yīng)管的性會(huì)K。
[0006]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子迀移率，因此通過應(yīng)力來提高鰭式場(chǎng)效應(yīng)管的性能成為越來越常用的手段。具體地，通過適當(dāng)控制應(yīng)力，可以提高載流子(NM0S鰭式場(chǎng)效應(yīng)管中的電子，PMOS鰭式場(chǎng)效應(yīng)管中的空穴)迀移率，進(jìn)而提尚驅(qū)動(dòng)電流，以極大地提尚鑛式場(chǎng)效應(yīng)管的性能。
[0007]然而現(xiàn)有技術(shù)形成的鰭式場(chǎng)效應(yīng)管的電學(xué)性能有待提高。

【發(fā)明內(nèi)容】

[0008]本發(fā)明解決的問題是提供一種鰭式場(chǎng)效應(yīng)管及其形成方法，在提高溝道區(qū)內(nèi)載流子迀移率的同時(shí)，保證摻雜區(qū)表面具有良好的形貌，優(yōu)化鰭式場(chǎng)效應(yīng)管的電學(xué)性能。
[0009]為解決上述問題，本發(fā)明提供一種鰭式場(chǎng)效應(yīng)管的形成方法，包括:提供鍺化硅基底以及位于鍺化硅基底表面的硅基底，且所述鍺化硅基底和硅基底包括依次排列的第一區(qū)域、第二區(qū)域和第三區(qū)域；刻蝕所述第二區(qū)域的硅基底以形成若干分立的鰭部，且所述鰭部之間的排列方向與第一區(qū)域、第二區(qū)域和第三區(qū)域的排列方向相互垂直；刻蝕所述鰭部?jī)蓚?cè)的部分厚度的鍺化硅基底，在所述鍺化硅基底內(nèi)形成凹槽；形成橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋鰭部的頂部和側(cè)壁，且所述柵極結(jié)構(gòu)填充滿所述凹槽；對(duì)所述第一區(qū)域和第三區(qū)域的硅基底進(jìn)行摻雜，形成摻雜區(qū)。
[0010]可選的，所述鰭部的底部表面與鍺化硅基底的頂部表面齊平。
[0011]可選的，所述凹槽的剖面形貌為sigma形；形成所述凹槽的工藝步驟包括:采用干法刻蝕工藝，刻蝕所述鰭部?jī)蓚?cè)的部分厚度的鍺化硅基底，在所述鍺化硅基底內(nèi)形成預(yù)凹槽；采用濕法刻蝕工藝?yán)^續(xù)刻蝕所述預(yù)凹槽，在鍺化娃基底內(nèi)形成sigma形凹槽。
[0012]可選的，形成所述若干分立的鰭部的工藝步驟包括:在所述第二區(qū)域的硅基底表面形成若干分立的掩膜層；以所述第二區(qū)域的掩膜層為掩膜，刻蝕所述硅基底以形成若干分立的鰭部。
[0013]可選的，所述若干分立的掩膜層還位于所述第一區(qū)域和第三區(qū)域的部分硅基底表面。
[0014]可選的，所述掩膜層的材料為氧化硅、氮化硅或光刻膠材料；所述掩膜層為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。
[0015]可選的，在形成所述掩膜層之后、刻蝕所述硅基底之前，還包括步驟:在所述第二區(qū)域的硅基底表面以及掩膜層表面形成偽柵；在所述第一區(qū)域和第三區(qū)域的硅基底表面以及掩膜層表面形成介質(zhì)層，所述介質(zhì)層頂部與偽柵頂部齊平；去除所述偽柵，暴露出第二區(qū)域的硅基底表面以及掩膜層表面。
[0016]可選的，在形成所述偽柵之后、形成介質(zhì)層之前，對(duì)所述第一區(qū)域和第三區(qū)域的硅基底進(jìn)行摻雜形成摻雜區(qū)。
[0017]可選的，所述柵極結(jié)構(gòu)頂部表面與介質(zhì)層頂部表面齊平；在形成所述摻雜區(qū)之后，還包括步驟:刻蝕位于第一區(qū)域和第三區(qū)域的介質(zhì)層，以形成暴露出摻雜區(qū)表面的導(dǎo)電通孔；形成填充滿所述導(dǎo)電通孔的導(dǎo)電插塞，所述導(dǎo)電插塞與摻雜區(qū)電連接。
[0018]可選的，所述偽柵的材料為無定形碳；采用旋轉(zhuǎn)涂覆工藝形成偽柵膜、然后去除位于第一區(qū)域和第三區(qū)域的偽柵膜以形成偽柵；采用灰化工藝或濕法刻蝕工藝去除所述偽柵。
[0019]可選的，在形成所述偽柵之后，還包括步驟:在所述偽柵側(cè)壁表面形成第一側(cè)墻。
[0020]可選的，在形成所述鰭部之后，還包括步驟:對(duì)所述鰭部側(cè)壁表面進(jìn)行修復(fù)刻蝕處理，以減小鰭部側(cè)壁表面的線寬粗糙度。
[0021]可選的，所述修復(fù)刻蝕處理的工藝參數(shù)為:刻蝕氣體包括CFjP O 2，CF4流量為10sccm至lOOOsccm，O2流量為5sccm至lOOsccm，刻蝕源功率為100瓦至2000瓦，刻蝕腔室溫度為O攝氏度至200攝氏度，刻蝕時(shí)長(zhǎng)為10秒至60秒。
[0022]可選的，在形成所述鰭部之后、在鍺化硅基底內(nèi)形成凹槽之前，還包括步驟:在刻蝕后的硅基底側(cè)壁表面形成第二側(cè)墻。
[0023]可選的，所述柵極結(jié)構(gòu)包括:覆蓋鰭部頂部和側(cè)壁的柵介質(zhì)層、以及位于柵介質(zhì)層表面且填充滿凹槽的柵極。
[0024]可選的，所述柵介質(zhì)層的材料為氧化娃、氮化娃或高k介質(zhì)材料；所述柵極的材料為多晶硅、Al、W、Cu、N1、Ag、Au、TiN, TaN, Ti或Ta中的一種或組合。
[0025]可選的，所述鍺化硅基底的材料中，鍺原子的原子百分比為5%至30%。
[0026]本發(fā)明還提供一種鰭式場(chǎng)效應(yīng)管，包括:鍺化硅基底，所述鍺化硅基底包括依次排列的第一區(qū)域、第二區(qū)域和第三區(qū)域；位于第一區(qū)域和第三區(qū)域的鍺化硅基底表面的硅基底；位于所述第二區(qū)域的鍺化硅基底表面的若干分立的鰭部，所述鰭部的材料為硅，且所述鰭部之間的排列方向與第一區(qū)域、第二區(qū)域和第三區(qū)域的排列方向相互垂直；位于所述鰭部?jī)蓚?cè)的部分厚度的鍺化硅基底內(nèi)的凹槽；橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋鰭部的頂部和側(cè)壁，且所述柵極結(jié)構(gòu)還填充滿所述凹槽；位于第一區(qū)域和第三區(qū)域的硅基底內(nèi)的摻雜區(qū)。
[0027]可選的，所述鍺化硅基底的材料中，鍺原子的原子百分比為5%至30% ;所述凹槽的剖面形貌為sigma形；所述柵極結(jié)構(gòu)包括:覆蓋所述鰭部的頂部和側(cè)壁的柵介質(zhì)層、位于柵介質(zhì)層表面且填充滿凹槽的柵極；所述第一區(qū)域和第三區(qū)域的硅基底表面具有介質(zhì)層，且介質(zhì)層頂部表面與柵極結(jié)構(gòu)頂部表面齊平。
[0028]可選的，還包括:位于第一區(qū)域和第三區(qū)域的介質(zhì)層內(nèi)的導(dǎo)電插塞，且所述導(dǎo)電插塞與摻雜區(qū)電連接。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0030]本發(fā)明提供的鰭式場(chǎng)效應(yīng)管的形成方法的技術(shù)方案中，提供鍺化硅基底以及位于鍺化硅基底表面的硅基底，所述鍺化硅基底與硅基底之間具有晶格常數(shù)差，且所述鍺化硅基底包括依次排列的第一區(qū)域、第二區(qū)域和第三區(qū)域；刻蝕第二區(qū)域的硅基底以形成若干分立的鰭部；刻蝕所述鰭部?jī)蓚?cè)的部分厚度的鍺化硅基底，在所述鍺化硅基底內(nèi)形成凹槽；形成橫跨鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋鰭部的頂部和側(cè)壁。與形成凹槽之前相比，第二區(qū)域的鍺化硅的體積明顯減小了，使得第一區(qū)域和第三區(qū)域的鍺化硅基底向硅基底施加的應(yīng)力作用增強(qiáng)，進(jìn)而使得第二區(qū)域的鰭部?jī)?nèi)受到較大的應(yīng)力，提高溝道區(qū)的載流子迀移率；同時(shí)由于形成的柵極結(jié)構(gòu)填充滿凹槽，所述柵極結(jié)構(gòu)向第一區(qū)域和第三區(qū)域的鍺化硅基底施加壓力，從而進(jìn)一步提高第一區(qū)域和第三區(qū)域的鍺化硅基底向硅基底施加的應(yīng)力作用，進(jìn)一步增加溝道區(qū)內(nèi)的應(yīng)力作用。
[0031]并且，本發(fā)明未對(duì)第一區(qū)域和第三區(qū)域的硅基底進(jìn)行刻蝕，因此第一區(qū)域和第三區(qū)域的硅基底表面具有良好的形貌，使得在第一區(qū)域和第三區(qū)域的硅基底內(nèi)形成的摻雜區(qū)表面具有良好的形貌。
[0032]進(jìn)一步，所述凹槽的剖面形貌為sigma形，使得所述凹槽的體積相對(duì)較大，因此被刻蝕去除的鍺化硅基底的體積較大，從而使得硅基底受到的應(yīng)力作用更大，進(jìn)而增加溝道區(qū)內(nèi)的應(yīng)力作用，提高溝道區(qū)的載流子迀移率。
[0033]進(jìn)一步，在形成所述鰭部之后，對(duì)鰭部側(cè)壁表面進(jìn)行修復(fù)刻蝕處理，以減小鰭部側(cè)壁表面的線寬粗糙度，使得鰭部的側(cè)壁表面更平滑，防止溝道區(qū)長(zhǎng)度受到不良影響。
[0034]進(jìn)一步，所述鍺化硅基底的材料中，鍺原子的原子百分比為5%至30%。若鍺原子的原子百分比過低，則鰭部?jī)?nèi)部的應(yīng)力作用過??；若鍺原子的原子百分比過高，則鍺化硅基底與硅基底界面處的位錯(cuò)缺陷過多。本發(fā)明在減小鍺化硅基底與硅基底界面處的位錯(cuò)缺陷，并且保證鰭部?jī)?nèi)部的應(yīng)力作用較大。
[0035]進(jìn)一步，本發(fā)明在刻蝕第二區(qū)域的硅基底之前，在第一區(qū)域和第三區(qū)域的硅基底表面形成介質(zhì)層，所述介質(zhì)層保護(hù)第一區(qū)域和第三區(qū)域的硅基底表面，防止刻蝕