基于GaAsBi-Ga(In)AsN材料的交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的制作方法
【專利說(shuō)明】基于GaAsB1-Ga( I n)AsN材料的交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于微電子器件技術(shù)領(lǐng)域，特別涉及一種交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，可用于大規(guī)模集成電路。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的迅猛發(fā)展，芯片特征尺寸在不斷縮小，單個(gè)芯片上集成度不斷提高，因此帶來(lái)的功耗損失成為關(guān)鍵性難題。據(jù)ITRS數(shù)據(jù)顯示，特征尺寸減小到32nm節(jié)點(diǎn)時(shí)，功耗會(huì)是預(yù)計(jì)趨勢(shì)的8倍，即在小的特征尺寸下，傳統(tǒng)MOS器件將因功耗損失嚴(yán)重而不能滿足性能需求。與此同時(shí)，隨著特征尺寸的減小，MOSFET面臨著室溫下亞閾擺幅無(wú)法突破eOmv/decade的限制?；趬嚎貛чg量子隧穿機(jī)制的隧穿場(chǎng)效應(yīng)晶體管TFET因其采用不同于傳統(tǒng)MOSFET器件的工作機(jī)理，因而不受MOSTET亞閾擺幅的限制，并且可以有效的降低功耗。當(dāng)前，對(duì)于TFET而言，最為關(guān)鍵性的問(wèn)題是增大隧穿幾率進(jìn)而提升隧穿電流，材料工程和能帶工程備受廣大研究者的關(guān)注，期望利用材料工程和能帶工程解決這一難題。在理論上和實(shí)驗(yàn)中已經(jīng)證明:交錯(cuò)型異質(zhì)結(jié)TFET與同質(zhì)結(jié)TFET相比，由于其可以實(shí)現(xiàn)更小的有效禁帶寬度，從而可以具有更高的隧穿電流及更為優(yōu)良的器件性能。
[0003]II1-V族材料因其具有高的電子迀移率，并且材料種類較為豐富，容易實(shí)現(xiàn)異質(zhì)結(jié)，成為人們研究的熱點(diǎn)，現(xiàn)已成功制備了許多高性能TFET器件。目前已經(jīng)涉及的II1-V族材料制備的TFET，由于其無(wú)法形成交錯(cuò)型異質(zhì)結(jié)，隧穿幾率較低，造成導(dǎo)通電流較小，或者構(gòu)成交錯(cuò)型異質(zhì)結(jié)，但組成材料自身為窄帶隙材料，導(dǎo)致漏電流過(guò)高，很難達(dá)到性能要求。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于針對(duì)常見II1-V族材料制備TFET時(shí)所存在的不足，并結(jié)合Ga(In)AsN、GaAsBi材料自身特有的性質(zhì)，提供一種GaAsB1-GaAs(In)N交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管及其制備方法，以降低隧穿勢(shì)皇，增大隧穿電流，同時(shí)減小漏電流，提高器件的整體性能。
[0005]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]—、技術(shù)原理:
[0007]根據(jù)材料特性研究表明，在常見II1-V族材料GaAs中引入N或Bi組分，可以有效改善材料性質(zhì)，而且N和Bi元素對(duì)GaAs材料的影響相異。向GaAs中摻入N元素后，主要使GaAs導(dǎo)帶位置迅速下移，而摻入Bi元素主要使GaAs的價(jià)帶位置上移，根據(jù)固體能帶排列原理，Ga(In)AsN/GaAsBi可以形成良好的交錯(cuò)型異質(zhì)結(jié)，擁有小的可調(diào)諧的有效禁帶寬度，從而降低勢(shì)皇，提升隧穿幾率，增加導(dǎo)通電流。而且GaAsBi和Ga(In)AsN材料在Bi和N組份相對(duì)較高時(shí)仍然具有較大的禁帶寬度，從而可以有效降低漏電流，提升器件整體性能。
[0008]二、器件結(jié)構(gòu)
[0009 ]根據(jù)此原理本發(fā)明的GaAsB 1-Ga (I n) AsN材料交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管，包括:襯底、漏極、溝道、源極、氧化層薄膜及柵電極;漏極、溝道和源極在襯底上依次由下至上豎直分布，且氧化層薄膜與柵電極由內(nèi)而外環(huán)繞覆蓋在溝道的四周，其特征在于:漏極和溝道均采用通式為GaAsnBiy的復(fù)合材料，源極采用通式為Ga(In)AS1-xNx的復(fù)合材料，以在源極Ga(In)AsN與溝道GaAsBi之間的界面處形成交錯(cuò)型異質(zhì)隧穿結(jié)，其中y為Bi組分，O < y <
0.1，叉為_且分，且0〈叉<0.09。
[0010]制作上述本發(fā)明器件的方法，包括如下步驟:
[0011 ] I)利用分子束外延工藝，在GaAs襯底(I)上生長(zhǎng)Bi組分為O?0.1的GaAsBi復(fù)合材料，形成漏極層；
[0012]2)利用分子束外延工藝，在GaAsBi源極層上生長(zhǎng)Bi組分為O?0.1的GaAsBi復(fù)合材料，形成溝道層；
[0013]3)利用分子束外延工藝，在GaAsBi溝道層上生長(zhǎng)N組分為O?0.09的Ga(In)AsN復(fù)合材料，形成源極層；
[0014]4)利用刻蝕工藝，將源極層，溝道層，漏極層四周的部分刻蝕掉，在中間形成源區(qū)、溝道區(qū)、漏區(qū)的豎直分布結(jié)構(gòu)；
[0015]5)對(duì)源區(qū)、溝道區(qū)和漏區(qū)進(jìn)行能量為20KeV的離子注入，即在源區(qū)中注入劑量為119Cnf3的Te元素，形成N+摻雜的源極(4)，在溝道區(qū)中注入劑量為115Cnf3的Te元素，形成N—摻雜的溝道⑶，在漏區(qū)中注入劑量為119Cnf3的Si元素，形成P+摻雜漏極(2);
[0016]6)利用原子層淀積工藝或化學(xué)氣相淀積工藝，在相應(yīng)環(huán)境下，在溝道(3)四周依次生成氧化層薄膜(5)和柵電極(6)。
[0017]本發(fā)明具有如下優(yōu)點(diǎn):
[0018]本發(fā)明由于在GaAs中引入N和Bi組分，改變了GaAs材料包括能帶在內(nèi)的性質(zhì)，同時(shí)由于源極采用Ga(In)AsN復(fù)合材料，溝道采用GaAsBi復(fù)合材料，使得的溝道與源極接觸所形成的異質(zhì)結(jié)交錯(cuò)型異質(zhì)結(jié)，并且隨著N和Bi組份的增加，交錯(cuò)型異質(zhì)結(jié)表面的有效禁帶寬度不斷降低，即有效的降低了隧穿勢(shì)皇，增大隧穿幾率，提高導(dǎo)通電流；同時(shí)，Ga(In)AsN和GaAsBi自身禁帶寬度較大，有效的減小了漏電流，進(jìn)而改善器件性能。
【附圖說(shuō)明】
[0019]圖1為本發(fā)明的交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管剖面圖；
[0020]圖2為本發(fā)明制交錯(cuò)型異質(zhì)結(jié)P溝道隧穿場(chǎng)效應(yīng)晶體管的流程示意圖。
[0021]圖3為本發(fā)明制作交錯(cuò)型異質(zhì)結(jié)N溝道隧穿場(chǎng)效應(yīng)晶體管的流程示意圖。
【具體實(shí)施方式】
[0022]為了使本發(fā)明的目的及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0023]參照?qǐng)D1，本發(fā)明中基于GaAsB1-Ga(In) AsN材料的交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管包括:襯底1、漏極2、溝道3、源極4，氧化層薄膜5和柵電極6。該源極4采用通式為Ga(In)As1-ΧΝΧ的復(fù)合材料，其中X為N的組分，0〈χ < 0.1;該溝道3和漏極2均采用通式為GaAs1-yBiy的復(fù)合材料，其中y為Bi的組分，0〈y < 0.09;該襯底I采用無(wú)摻雜(100)晶向GaAs或Ge材料;該氧化層薄膜5為S12或HfO2或Al2O3;該柵電極6采用Poly-Si或Al或TiN或AlSi材料。
[0024]襯底1、漏極2、溝道3、源極4自下而上豎直分布，且在源極4與溝道3的接觸處形成交錯(cuò)型隧穿結(jié)。氧化層薄膜5和柵電極6依次環(huán)繞在溝道3的外圍。
[0025]參照?qǐng)D2，本發(fā)明制作基于GaAsB1-Ga(In)AsN材料的交錯(cuò)型異質(zhì)結(jié)隧穿場(chǎng)效應(yīng)晶體管的方法，給出如下三種實(shí)施例。
[0026]實(shí)施例1:制作GaAsQ.9Q4N().()96/GaAs().92Bi().()8交錯(cuò)型異質(zhì)結(jié)P溝道隧穿場(chǎng)效應(yīng)晶體管。
[0027]參照?qǐng)D2，本實(shí)例的實(shí)現(xiàn)步驟如下:
[0028]步驟1:生長(zhǎng)漏極層
[0029]利用分子束外延工藝，在無(wú)摻雜(100)向GaAs襯底I上，以固體Ga、As和Bi作為蒸發(fā)源，在溫度為360°C條件下，生長(zhǎng)Bi組分為0.08的GaAsBi復(fù)合材料，形成漏極層，如圖2(a)。
[0030]步驟2:制作溝道層
[0031]利用分子束外延工藝，在漏極層上，以固體Ga、As和Bi作為蒸發(fā)源，在溫度為360°C條件下，生長(zhǎng)Bi組分為0.08的GaAsBi復(fù)合材料，形成溝道層，如圖2(b)。
[0032]上述分子束外延工藝，參照X.Lu，D.A.Beaton，R.B.Lewis et al.,Effect ofmolecular beam epitaxy growth condit1ns on the Bi content of GaAs1-xBix[J].Applied Physics Letters,2008,92(19):192110.
[0033]步驟3:生長(zhǎng)源極層
[0034]利用分子束外延工藝，在溝道層上，以固體Ga、As和N作為蒸發(fā)源，在溫度為500°C條件下，生長(zhǎng)N組分為0.096的GaAsN復(fù)合材料，形成源極層，如圖2(c)。
[0035]本步驟的分子束外延工藝，參照1.Suemune ,K.Uesugi ,T.Y.Seong ,Growth andstructural characterizat1n of II1-N-V semiconductor alloys[J].Semiconductorscience and technology,2002,17(8):755.
[0036]步驟4:刻蝕源極層、溝道層和漏極層
[0037]利用C12、BC13、CH4作為氣體源，Ar混合作為刻蝕氣體，在光刻膠的掩蔽作用下，將源極層、溝道層和漏極層四周多余部分刻蝕，在中間形成自上而下的源極區(qū)、溝道區(qū)和漏極區(qū)豎直分布結(jié)構(gòu)，如圖2 (d)。
[0038]步驟5:對(duì)源極區(qū)、溝道區(qū)和漏極區(qū)進(jìn)行離子注入。
[0039]在漏極區(qū)中注入能量為20KeV、劑量為119Cnf3的Si元素，形成P+摻雜的漏極2;
[0040]在溝道區(qū)中注入能量為20KeV、劑量為115Cnf3的Te元素，形成η—摻雜的溝道3;
[0041 ] 在源極區(qū)中注入能量為20KeV、劑量為119Cnf3的Te元素，形成η+摻雜的源極4，如圖2(e)0
[0042]步驟6:淀積氧化層和柵電極。
[