距地以間隔dl分離，而在排列方向D2上，所有的第一孔洞112和第二孔洞114是彼此等距地以間隔d2分離。間隔dl的值可等于或不等于間隔d2的值。半導(dǎo)體結(jié)構(gòu)100還可包括多個(gè)存儲器層120、一導(dǎo)電體122及一絕緣體130，存儲器層120形成于第一孔洞112的側(cè)壁上，導(dǎo)電體122填充于第一孔洞112中，絕緣體130填充于第二孔洞114中。
[0048]圖12A-圖20B為根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的制造方法的示意圖。在此一實(shí)施例中，雖然不特別限制，但第一孔洞和第二孔洞是形成為具有不同的形狀及尺寸。在此一實(shí)施例中，存儲器層為雙凹陷形態(tài)。為求清楚，元件可能不是依照其真正的相對尺寸加以繪示，且圖式中可能省略部分元件符號。
[0049]請參照圖12A和圖12B，可提供一基板201，此一基板201選擇性地伴隨著形成于其上的層及/或元件?？尚纬梢坏讓?02于基板201上。底層202可由氧化物形成，并在接下來的步驟中作為刻蝕停止層。接著形成一疊層204于底層202上，此一疊層204是由交替的多個(gè)犧牲層206和多個(gè)絕緣層208所構(gòu)成。犧牲層206可由氮化硅(SiN)或多晶硅形成，特別是可由氮化硅(SiN)形成。絕緣層208可由氧化物形成。形成一覆蓋層210于疊層204上。在犧牲層206是由氮化硅(SiN)所形成的例子中，覆蓋層210可由多晶硅形成。而在犧牲層206是由多晶硅所形成的例子中，覆蓋層210可由氮化硅(SiN)形成。
[0050]請參照圖13A和圖13B，同時(shí)形成貫穿覆蓋層210及疊層204的多個(gè)第一孔洞212和多個(gè)第二孔洞214。在此一實(shí)施例中，第一孔洞212和第二孔洞214是交替地排列成矩陣。然而，第一孔洞212和第二孔洞214可依照所需以其他方式排列。在此將第一孔洞212和第二孔洞214繪示成具有不同的剖面(亦即，橢圓和圓形)及不同的尺寸，然而在另一實(shí)施例中，第一孔洞212和第二孔洞214的形狀及/或尺寸可以相同，如圖1A-圖11B的實(shí)施例所示。
[0051]由于第一孔洞212和第二孔洞214是同時(shí)形成，它們彼此之間可精確地對準(zhǔn)。更具體地說，至少在一排列方向D1’或D2’上，第一孔洞212和第二孔洞514是彼此等距地分離。舉例來說，在排列方向D1’上，所有的第一孔洞212和第二孔洞214是彼此等距地以間隔dl’分離，而在排列方向D2’上，所有的第一孔洞212和第二孔洞214是彼此等距地以間隔d2’分離。間隔dl’的值可等于或不等于間隔d2’的值。
[0052]請參照圖14A和圖14B，形成一非共形層216于覆蓋層210上并覆蓋第一孔洞212和第二孔洞214，如此而關(guān)上第一孔洞212和第二孔洞214。由物理氣相沉積工藝所制造出的層典型地具有非共形的特性。在一范例中，非共形層216可為由物理氣相沉積工藝所制造出的硅氧化物(S1x)層。
[0053]請參照圖15A和圖15B，形成一光刻膠218于非共形層216上，用以刻蝕非共形層216，以打開第一孔洞212?？涛g工藝可以干刻蝕工藝來進(jìn)行。在一范例中，是應(yīng)用稀釋氫氟酸來移除較薄的非共形層216的一些部份。刻蝕工藝是停止于覆蓋層210上，從而避免過度刻蝕。接著移除光刻膠218，如圖16A和圖16B所示。
[0054]請參照圖17A和圖17B，在第二孔洞214是由非共形層216所關(guān)上的情況下，填充一導(dǎo)電體222至第一孔洞212中。導(dǎo)電體222可為多晶硅或其他適合的通道材料。導(dǎo)電體222可形成多晶硅結(jié)構(gòu)或「筆管面」結(jié)構(gòu)(未示于此)。之后，可選擇性地進(jìn)行化學(xué)機(jī)械研磨工藝。化學(xué)機(jī)械研磨工藝的進(jìn)行是用來移除形成導(dǎo)電體222的多余材料，并停止于非共形層216上。接著，例如以刻蝕工藝移除剩下的非共形層216。如此一來，便打開第二孔洞214。
[0055]請參照圖18A和圖18B，通過第二孔洞214移除犧牲層206。犧牲層206可由高選擇性的刻蝕劑移除。在犧牲層206是由氮化硅(SiN)所形成的例子中，犧牲層206可以使用熱磷酸移除。在犧牲層206是由多晶硅所形成的例子中，犧牲層206可以使用四甲基氫氧化銨(tetramethylammonium hydroxide, TMAH)溶液移除。
[0056]形成多個(gè)存儲器層220于由移除犧牲層206所曝露出的絕緣層208的上表面和下表面上、及曝露于第二孔洞214的絕緣層208的側(cè)表面上。存儲器層220可具有0N0結(jié)構(gòu)或0Ν0Ν0結(jié)構(gòu)。
[0057]接著，通過第二孔洞214填充一導(dǎo)電材料228’。接著例如通過等向性刻蝕工藝移除導(dǎo)電材料228’的位在第二孔洞214中的部分。如此而形成一疊層226，疊層226是由多個(gè)導(dǎo)電層228及絕緣層208所構(gòu)成。導(dǎo)電材料228’可為鎢/氮化鈦(W/TiN)、氮化鈦(TiN)或銅/氮化鉭(Cu/TaN)等等。在一范例中，導(dǎo)電層228是由化學(xué)氣相沉積的鎢(W)和沉積的氮化鈦(TiN)所形成。在填充導(dǎo)電材料228’之前，可選擇性地沉積一高介電常數(shù)材料。
[0058]請參照圖19A和圖19B，填充一絕緣體230至第二孔洞214中。絕緣體230可為氧化物。之后，移除覆蓋層210。在一范例中，可進(jìn)行化學(xué)機(jī)械研磨工藝?；瘜W(xué)機(jī)械研磨工藝的進(jìn)行是用來移除形成絕緣體230的多余材料(如果存在的話)和覆蓋層210，并停止于最頂層的絕緣層208上。如此一來，便曝露出疊層226。
[0059]請參照圖20A和圖20B，在此一實(shí)施例中，可切割最頂層的導(dǎo)電層228及最頂層的絕緣層208，切割線232示于圖20A和圖20B中。在三維垂直通道存儲元件中，被切割的最頂層導(dǎo)電層228可作為串行選擇線，其他導(dǎo)電層228可作為字線和接地選擇線。
[0060]所形成的半導(dǎo)體結(jié)構(gòu)200包括一底層202及形成于底層202上的一疊層226，疊層226是由交替的多個(gè)導(dǎo)電層228和多個(gè)絕緣層208所構(gòu)成。半導(dǎo)體結(jié)構(gòu)200還包括多個(gè)第一孔洞212和多個(gè)第二孔洞214，第一孔洞212和第二孔洞214貫穿疊層226。由于第一孔洞212和第二孔洞214是同時(shí)形成，它們彼此之間可精確地對準(zhǔn)。至少在一排列方向D1’或D2’上，第一孔洞212和第二孔洞214是彼此等距地分離。在此一實(shí)施例中，第一孔洞212和第二孔洞214是在正交的二個(gè)方向D1’和D2’上彼此等距地分離。在排列方向D1’上，所有的第一孔洞212和第二孔洞214是彼此等距地以間隔dl’分離，而在排列方向D2’上，所有的第一孔洞212和第二孔洞214是彼此等距地以間隔d2’分離。間隔dl’的值可等于或不等于間隔d2’的值。在此一實(shí)施例中，第一孔洞212和第二孔洞214具有不同的形狀及尺寸。
[0061]半導(dǎo)體結(jié)構(gòu)200還可包括多個(gè)存儲器層220，形成于絕緣層208的上表面、下表面和側(cè)表面上。半導(dǎo)體結(jié)構(gòu)200還可包括一導(dǎo)電體222及一絕緣體230,導(dǎo)電體222填充于第一孔洞212中，絕緣體230填充于第二孔洞214中。
[0062]根據(jù)本發(fā)明，二種用于不同目的的孔洞是同時(shí)形成。因此，可免除對于對準(zhǔn)的考慮。不需要用于對準(zhǔn)的工藝窗，而存儲單元整體的尺寸可下降。此外，可以只進(jìn)行一次形成貫穿多個(gè)層的孔洞的步驟，因而可節(jié)省制造時(shí)間及成本。
[0063]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括: 形成一疊層于位在一基板上的一底層上，該疊層是由交替的多個(gè)犧牲層和多個(gè)絕緣層所構(gòu)成；以及 同時(shí)形成貫穿該疊層的多個(gè)第一孔洞和多個(gè)第二孔洞。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 形成一覆蓋層于該疊層上，其中在同時(shí)形成貫穿該疊層的這些第一孔洞和這些第二孔洞的步驟中，這些第一孔洞和這些第二孔洞亦貫穿該覆蓋層；以及 形成一非共形層于該覆蓋層上并覆蓋這些第一孔洞和這些第二孔洞。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 打開這些第一孔洞；以及 填充一導(dǎo)電體至這些第一孔洞中。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 在填充該導(dǎo)電體之前，形成多個(gè)存儲器層于這些第一孔洞的側(cè)壁上。5.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 打開這些第二孔洞； 通過這些第二孔洞移除這些犧牲層； 形成由多個(gè)導(dǎo)電層和這些絕緣層所構(gòu)成的一疊層，包括: 通過這些第二孔洞填充一導(dǎo)電材料；及 移除該導(dǎo)電材料的位在這些第二孔洞中的部分；以及 填充一絕緣體至這些第二孔洞中。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 在填充該導(dǎo)電材料之前，形成多個(gè)存儲器層于由移除這些犧牲層所曝露出的這些絕緣層的上表面和下表面上、及曝露于這些第二孔洞的這些絕緣層的側(cè)表面上。7.—種半導(dǎo)體結(jié)構(gòu)，包括: 一底層，形成于一基板上； 一疊層，形成于該底層上，該疊層是由交替的多個(gè)導(dǎo)電層和多個(gè)絕緣層所構(gòu)成；以及多個(gè)第一孔洞和多個(gè)第二孔洞，貫穿該疊層，其中這些第一孔洞和這些第二孔洞至少在一排列方向上彼此等距地分離。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，更包括: 多個(gè)存儲器層，形成于這些第一孔洞的側(cè)壁上； 一導(dǎo)電體，填充于這些第一孔洞中；以及 一絕緣體，填充于這些第二孔洞中。9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，更包括: 多個(gè)存儲器層，形成于這些絕緣層的上表面、下表面和側(cè)表面上； 一導(dǎo)電體，填充于這些第一孔洞中；以及 一絕緣體，填充于這些第二孔洞中。10.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中這些第一孔洞和這些第二孔洞具有不同的形狀及/或尺寸。
【專利摘要】本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。所述方法包括下列步驟：首先，形成一疊層于位在一基板上的一底層上，此一疊層是由交替的多個(gè)犧牲層和多個(gè)絕緣層所構(gòu)成；接著，同時(shí)形成貫穿疊層的多個(gè)第一孔洞和多個(gè)第二孔洞；在所形成的半導(dǎo)體結(jié)構(gòu)中，第一孔洞和第二孔洞是至少在一排列方向上彼此等距地分離。
【IPC分類】H01L21/8247, H01L27/115
【公開號】CN105448925
【申請?zhí)枴緾N201410436714
【發(fā)明人】賴二琨
【申請人】旺宏電子股份有限公司
【公開日】2016年3月30日
【申請日】2014年8月29日