一種芯片及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，尤其涉及一種芯片及其制作方法。
【背景技術(shù)】
[0002]集成電路的制造過程中會不可避免地混入一些可動離子電荷，可動離子電荷是廣泛存在于芯片中的一種雜質(zhì)污染，其主要成分為堿金屬離子，如Na離子和K離子等，這種可動離子在電場、機械應(yīng)力、溫度的作用下會在氧化層中自由移動，最終引發(fā)器件參數(shù)漂移，如M0S器件的閾值電壓，高壓器件的擊穿電壓等。
[0003]在半導(dǎo)體的制作過程中，在半導(dǎo)體襯底上形成器件層以及金屬導(dǎo)線后，為了防止該金屬導(dǎo)線被外界環(huán)境中的水汽、可動離子電荷等的污染和損傷，通常在金屬導(dǎo)線形成后會在半導(dǎo)體器件表面形成一層鈍化層，如氮化硅層或二氧化硅層。氮化硅層的硬度較大，產(chǎn)生的應(yīng)力也較大，但它阻絕外界水汽和雜質(zhì)污染的效果最好，而二氧化硅層的硬度較小，產(chǎn)生的應(yīng)力也相對較小，為了防止氮化硅層產(chǎn)生的應(yīng)力對金屬導(dǎo)線帶來的損傷，通常會在金屬導(dǎo)線和最外層鈍化層(氮化硅層)中間的生長一層應(yīng)力較小的緩沖層，如二氧化硅層。
[0004]由于頂層金屬線的存在，在鈍化膜層制作時鈍化膜層會緊貼著頂層金屬生長，因頂層金屬具有高低起伏的臺階形貌，緊貼著頂層金屬的鈍化膜層在不同臺階附近產(chǎn)生的局部應(yīng)力很大。采用傳統(tǒng)的鈍化膜層結(jié)構(gòu)，對于頂層金屬較厚的芯片頂層金屬越厚，鈍化膜層帶來的機械應(yīng)力也越大，對于工作溫度較高的芯片，在芯片發(fā)熱時鈍化膜層和金屬線的漲縮系數(shù)的不同將產(chǎn)生更大的機械應(yīng)力。高機械應(yīng)力將誘發(fā)可動離子電荷聚集，產(chǎn)生不希望有的界面態(tài)，影響器件的參數(shù)和可靠性，更嚴(yán)重的時候甚至直接導(dǎo)致鈍化膜層的開裂。
[0005]綜上，現(xiàn)有技術(shù)中存在著頂層金屬較厚或工作溫度較高的芯片的傳統(tǒng)鈍化膜層結(jié)構(gòu)，因產(chǎn)生較高的機械應(yīng)力以及緊貼頂層金屬處產(chǎn)生較大的局部應(yīng)力而導(dǎo)致的可動離子電荷聚集形成不希望的界面態(tài)進而影響器件的參數(shù)和可靠性的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種芯片及其制作方法，用以解決現(xiàn)有技術(shù)中存在的傳統(tǒng)鈍化層膜層產(chǎn)生較高的機械應(yīng)力以及緊貼頂層金屬處產(chǎn)生較大的局部應(yīng)力而導(dǎo)致的可動離子電荷聚集形成不希望的界面態(tài)進而影響器件的參數(shù)和可靠性的問題。
[0007]本發(fā)明方法包括:
[0008]本發(fā)明實施例提供一種芯片的制作方法，該方法包括:
[0009]在半導(dǎo)體襯底上完成器件層的制作并在所述器件層表面完成頂層金屬的制作后，在所述半導(dǎo)體襯底上生成第一 Si02層；
[0010]將所述第一 Si02層進行化學(xué)拋光；
[0011]在拋光后的第一 Si02層中注入高能量離子生成介質(zhì)層；
[0012]在所述介質(zhì)層的表面生成第二 Si02層；
[0013]在所述第二 Si02層表面生成SiN層；
[0014]在所述SiN層表面生成聚合物層。
[0015]進一步地，在所述半導(dǎo)體襯底上生成的第一 Si02層的厚度為1000-1500nm ;所述拋光后的第一 Si02層的厚度為500-1000nm。
[0016]進一步地，所述在拋光后的第一 Si02層中注入高能量離子生成介質(zhì)層時，注入的高能量離子包括Ar、As、P、0離子，注入的能量是80-300KeV。
[0017]進一步地，所述介質(zhì)層的厚度為200_600nm。
[0018]進一步地，采用等離子增強化學(xué)氣相沉積PECVD或常壓化學(xué)氣相沉積APCVD的方法制作所述第一 Si02層、所述第二 Si02層、所述SiN層，采用熱解法制作所述聚合物層。
[0019]本發(fā)明實施例還提供一種芯片，包括:
[0020]在半導(dǎo)體襯底上完成器件層的制作并在所述器件層表面完成頂層金屬的制作后，在所述半導(dǎo)體襯底上生成的第一 Si02層；
[0021]在進行化學(xué)拋光后的第一 Si02層中注入高能量離子后生成的介質(zhì)層；
[0022]在所述介質(zhì)層的表面生成的第二 Si02層；
[0023]在所述第二 Si02層表面生成的SiN層；
[0024]以及在所述SiN層表面生成的聚合物層。
[0025]進一步地，在所述半導(dǎo)體襯底上生成的第一 Si02層的厚度為1000_1500nm ;所述拋光后的第一 Si02層的厚度為500-1000nm。
[0026]進一步地，所述在拋光后的第一 Si02層中注入高能量離子生成介質(zhì)層時，注入的高能量離子包括Ar、As、P、0離子，注入的能量是80-300KeV。
[0027]進一步地，所述介質(zhì)層的厚度為200_600nm。
[0028]進一步地，所述第一 Si02層、所述第二 Si02層、所述SiN層的的制作方法為等離子增強化學(xué)氣相沉積PECVD或常壓化學(xué)氣相沉積APCVD。
[0029]本發(fā)明實施例提供的一種芯片及其制作方法，通過對第一 Si02層進行拋光，使第一 Si02層相對傳統(tǒng)的緊貼頂層金屬的Si02層更加平整致密；在拋光后的第一 Si02層中注入高能量離子生成介質(zhì)層，注入的高能量離子使生成的介質(zhì)層更加致密、使緊貼頂層金屬部分的第一 3102層產(chǎn)生的局部應(yīng)力減小，同時注入的高能量離子固定了介質(zhì)層中的可動離子電荷減小了介質(zhì)層與拋光后的第一 Si02層的界面態(tài)；在介質(zhì)層表面生長第二 3102層，與傳統(tǒng)鈍化膜層中位于第一 Si02層和SiN層之間的第二 Si02層相比，因介質(zhì)層平整致密而使第二 Si02層與介質(zhì)層之間的機械應(yīng)力較?。辉诘诙?Si02層表面生成SiN層以及在SiN層表面生成聚合物層，與傳統(tǒng)鈍化膜層的最外層SiN層相比，聚合物層具有的熱穩(wěn)定性和良好的介電性能，作為保護層，可以更好的減少外界對內(nèi)部鈍化層結(jié)構(gòu)的影響。
【附圖說明】
[0030]圖1為本發(fā)明實施例提供的一種芯片的制作方法流程圖；
[0031]圖2為本發(fā)明實施例提供的一種制作頂層金屬后的芯片的剖面結(jié)構(gòu)示意圖；
[0032]圖3為本發(fā)明實施例提供的一種生成第一 Si02層后的芯片的剖面結(jié)構(gòu)示意圖；
[0033]圖4為本發(fā)明實施例提供的一種第一 Si02層拋光后的芯片的剖面結(jié)構(gòu)示意圖；
[0034]圖5為本發(fā)明實施例提供的一種注入離子生成介質(zhì)層后的芯片的剖面結(jié)構(gòu)示意圖；
[0035]圖6為本發(fā)明實施例提供的生成第二 Si02層后的芯片的剖面結(jié)構(gòu)示意圖；
[0036]圖7為本發(fā)明實施例提供的生成SiN層后的芯片的剖面結(jié)構(gòu)示意圖；
[0037]圖8為本發(fā)明實施例提供的生成聚合物層后的芯片的剖面結(jié)構(gòu)示意圖；
[0038]圖9為本發(fā)明實施例提供的一種芯片的結(jié)構(gòu)示意圖。
【具體實施方式】
[0039]本發(fā)明實施例提供的
[0040]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案以及有效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0041]實施例1
[0042]如圖1所示的本發(fā)明實施例提供的一種芯片的制作方法，該方法包括:
[0043]步驟101，在半導(dǎo)體襯底上完成器件層的制作并在器件層表面完成頂層金屬的制作后，在半導(dǎo)體襯底上生成第一 Si02層；
[0044]步驟102，將第一 Si02層進行化學(xué)拋光；
[0045]步驟103，在拋光后的第一 Si02層中注入高能量離子生成介質(zhì)層；
[0046]步驟104，在介質(zhì)層的表面生成第二 Si02層；
[0047]步驟105，在第二 Si02層表面生成SiN層；
[0048]步驟106，在SiN層表面生成聚合物層。
[0049]實施例中的半導(dǎo)體襯底為單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以是絕緣體上的娃，如SOI (Silicon-On-1nsulator,絕緣襯底上的娃)。
[0050]步驟101中，在半導(dǎo)體襯底上完成器件層的制作并在所述器件層表面完成頂層金屬的制作后，對頂層金屬進行刻蝕和去除光刻膠后，生成的芯片的剖面圖如圖2所示，此時芯片包括半導(dǎo)體襯底1，器件層2，頂層金屬3。
[0051]然后在如圖2所示的芯片的半導(dǎo)體襯底上生成第一 3102層，本實施例中采用等離子增強化學(xué)氣相沉積PECVD或常壓化學(xué)氣相沉積APCVD的方法制作所述第一 Si02層。以PECVD為例，將如圖2所示的芯片放入等離子增強化學(xué)氣相淀積設(shè)備中，然后在溫度為480°C、壓力為7torr、功率為300W的條件下生成第一 3丨02層，生成第一 Si02層后的芯片的剖面圖如圖3所示。較佳地，在所述半導(dǎo)體襯底上生成的第一 Si02層的厚度為1000-1500nm。制作的第一 Si02層為TE0S (正硅酸乙脂二氧化硅)、USG(無摻雜硅玻璃)、PSG(磷硅玻璃，磷含量2% -6% )、SR0(富硅氧化物)等，其中，第一 Si02層中的二氧化硅是由硅烷SiH4與氧氣02反應(yīng)生成的。
[0052]步驟102中，采用CMP化學(xué)機械拋光的方法將所述第一 Si02層進行化學(xué)拋光，拋光后的芯片的剖面圖如圖4所不，較佳地,拋光后的第一 Si02層4的厚度為500-1000nm。
[0053]通過對第一 Si02層進行拋光，將如圖3所示的表面凹凸不平的第一 Si02層拋光掉，使拋光后的第一 Si02層4相對傳統(tǒng)的緊貼頂層金屬的Si02層更加平整致密，也有利于后續(xù)步驟中高能離子的注入。
[0054]步驟103中，所述在拋光后的第一 Si02層4中注入高能量離子后的部分第一 Si02層為介質(zhì)層，也稱作3102介質(zhì)層。較佳地，注入的高能量離子包括Ar、As、P、0離子，注入的能量是80-300KeV。如圖5所示的芯