專利名稱：一種新型芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子技術(shù)領(lǐng)域，尤其涉及一種新型芯片。
背景技術(shù)：
四側(cè)無引腳扁平封裝(QFN，quad flat non-leaded package)是一種無引腳封裝， 被封裝的芯片一般呈正方形或矩形，被封裝的芯片底面中央位置有一個面積較大的裸露焊 盤，該裸露焊盤主要用來導(dǎo)熱以及增加芯片的吸附力；在圍繞該裸露焊盤的四周有一圈實 現(xiàn)電氣連結(jié)的導(dǎo)電焊盤引腳。 請一并參閱圖1，圖1為現(xiàn)有的一種QFN芯片的焊盤引腳示意圖。如圖1所示，在 該QFN芯片的底面封裝有焊盤引腳1和裸露焊盤2 ;其中，裸露焊盤2位于該QFN芯片的底 面中央位置，焊盤引腳1分布在裸露焊盤2的四周，即在裸露焊盤2的四周分布一圈實現(xiàn)電 氣連結(jié)的焊盤引腳l。 發(fā)明人在實現(xiàn)本實用新型的過程中發(fā)現(xiàn)，在一定的封裝尺寸下，如果焊盤引腳增 加將無法滿足設(shè)計要求。因此，如何在一定尺寸的范圍內(nèi)提高引腳的數(shù)量成為本領(lǐng)域技術(shù) 人員重點研究的問題。

實用新型內(nèi)容本實用新型實施例提供了一種新型芯片，可以在一定的封裝尺寸下進(jìn)一步增加焊 盤引腳數(shù)量。 為實現(xiàn)上述目的，本實用新型實施例提供如下技術(shù)方案 本實用新型實施例提供了一種新型芯片，包括 焊盤引腳和裸露焊盤； 所述焊盤引腳在所述裸露焊盤的四周呈兩圈分布。 優(yōu)選地，所述焊盤弓I腳和裸露焊盤位于芯片的同一平面上。 優(yōu)選地，分布在所述裸露焊盤四周的每一圈上的焊盤引腳是均勻分布的。 優(yōu)選地，所述裸露焊盤四周的兩圈之間的焊盤引腳分布呈W型。 本實用新型實施例提供了另一種新型芯片，包括 焊盤引腳和裸露焊盤； 所述焊盤引腳在所述裸露焊盤的四周呈兩圈分布； 所述焊盤引腳之間的位置關(guān)系符合預(yù)置的位置條件； 所述預(yù)置的位置條件包括同一圈上的相鄰焊盤引腳之間的間距、不同圈上的相鄰 焊盤引腳之間的間距； 優(yōu)選地，所述焊盤弓I腳和裸露焊盤位于芯片的同一平面上。 優(yōu)選地，所述焊盤引腳在所述裸露焊盤的四周呈正方形或長方形或圓形的兩圈分 布。 優(yōu)選地，分布在所述裸露焊盤四周的每一圈上的焊盤引腳是均勻分布的。[0021] 優(yōu)選地，所述裸露焊盤四周的兩圈之間的焊盤引腳分布呈W型。 優(yōu)選地，所述焊盤引腳包括 焊盤引腳VDD50，與5V電源連接； 焊盤引腳VDD33，與3. 3V電源連接； 焊盤引腳VDD18，與1. 8V電源連接； 焊盤引腳REXT，與外部電阻連接； 焊盤引腳DP，用于USB數(shù)據(jù)的輸入或輸出； 焊盤引腳匿，用于USB數(shù)據(jù)的輸入或輸出； 焊盤引腳VSS，與地連接； 焊盤引腳XI與晶體連接，用于輸入晶體頻率； 焊盤引腳XO，與晶體連接，用于輸出晶體頻率； 焊盤引腳FWRN，用于寫控制； 焊盤引腳FALE，用于地址控制； 焊盤引腳WP，用于寫保護； 焊盤引腳FCLE，用于命令控制； 焊盤引腳FCEN，用于片選外部芯片； 焊盤引腳FRDN，用于讀使能； 焊盤引腳FRB，用于讀標(biāo)志； 焊盤引腳RESET,用于復(fù)位； 焊盤弓|腳FDATAOJ)， FDATA0_1， FDATA0_2， FDATA0_3， FDATA0_4， FDATA0_5， FDATA0_6， FDATA0_7，分別與外部芯片的數(shù)據(jù)線連接。 與現(xiàn)有的QFN芯片相比，本實用新型實施例提供的新型芯片在不影響芯片性能和 生產(chǎn)工藝的條件下，將裸露焊盤四周的焊盤引腳增加到二圈，從而在一定的封裝尺寸下可 以進(jìn)一步增加焊盤引腳的數(shù)量。

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例 中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的 一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這 些附圖獲得其他的附圖。 圖1為現(xiàn)有的一種QFN芯片的焊盤引腳示意圖； 圖2為本實用新型實施例一提供的一種新型芯片的焊盤引腳示意圖； 圖3為本實用新型實施例二提供的一種新型芯片的焊盤引腳示意圖。
具體實施方式下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行 清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的 實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下 所獲得的所有其他實施例，都屬于本實用新型保護的范圍。[0047] 實施例一 請參閱圖2，圖2為本實用新型實施例一提供的一種新型芯片的焊盤引腳示意圖。 如圖2所示，本實用新型提供的新型芯片可以包括 焊盤引腳1和裸露焊盤2 ; 所述焊盤引腳1在所述裸露焊盤2的四周呈兩圈分布。 具體地，所述焊盤引腳1和裸露焊盤2位于芯片的同一平面上。 具體地，所述焊盤引腳l在所述裸露焊盤2的四周呈正方形或長方形或圓形的兩
圈分布。 具體地，分布在所述裸露焊盤2四周的每一圈上的焊盤引腳1是均勻分布的。 具體地，所述裸露焊盤四周的兩圈之間的焊盤引腳分布呈W型。 本實用新型實施例一提供的新型芯片在不影響芯片性能和生產(chǎn)工藝的條件下，將
裸露焊盤2四周的焊盤引腳1增加到二圈，從而在相同的封裝尺寸下可以進(jìn)一步地增加芯
片的引腳數(shù)量；或者，在相同的引腳數(shù)目下，可以進(jìn)一步縮小芯片的封裝體積。 實施例二 請參閱圖3，圖3為本實用新型實施例二提供的一種新型芯片的焊盤引腳示意圖。 如圖3所示，本實用新型提供的新型芯片可以包括 焊盤引腳1和裸露焊盤2 ; 所述焊盤引腳1在所述裸露焊盤2的四周呈兩圈分布； 所述焊盤引腳1之間的位置關(guān)系符合預(yù)置的位置條件。 具體地，所述焊盤引腳1和裸露焊盤2位于芯片的同一平面上。 具體地，所述焊盤引腳l在所述裸露焊盤2的四周呈正方形或長方形或圓形的兩
圈分布。 如圖3所示，分布在裸露焊盤2四周的焊盤引腳可以構(gòu)成一個焊盤引腳圈，而且， 在本實用新型實施例中，裸露焊盤2四周存在兩個焊盤引腳圈，可以稱為內(nèi)焊盤引腳圈和 外焊盤引腳圈。 如圖3所示，在本實用新型實施例中，內(nèi)焊盤引腳圈上的引腳和外焊盤引腳圈上 的引腳之間采用W型方式分布，即內(nèi)焊盤引腳圈上的引腳和外焊盤引腳圈上的引腳之間的 連線構(gòu)成了W型。當(dāng)然，在本實用新型實施例中，內(nèi)焊盤引腳圈上的引腳和外焊盤引腳圈上 的引腳之間可以采取其他分布方式，比如，內(nèi)焊盤引腳圈上的引腳和外焊盤引腳圈上的引 腳之間可以采用對齊方式分布等，本實用新型實施例在此不作限定。 其中，在圖3所示的新型芯片的底面上，分布在所述裸露焊盤2四周的兩個焊盤弓I 腳圈上的焊盤引腳1是均勻分布的。 如圖3所示，所述預(yù)置的位置條件可以包括同一圈上的相鄰焊盤引腳之間的間距 3、不同圈上的相鄰焊盤引腳之間的間距4，當(dāng)然還可以包括其他的位置條件，比如焊盤引腳 1與芯片邊緣之間的間距等等。 如圖3所示，本實用新型提供的新型芯片包括了 48個焊盤引腳，焊盤引腳的序號 分別是1，2，3，......，48 ;其中， 序號為1的焊盤引腳名稱為VDD50，該引腳用于與5V電源連接； 序號為2的焊盤引腳名稱為VDD33，該引腳用于與3. 3V電源連接；[0070] 序號為3的焊盤引腳名稱為VDD18，該引腳用于與1. 8V電源連接； 序號為4的焊盤引腳名稱為VPP，該引腳用于與1. 8V電源連接； 序號為5的焊盤引腳名稱為REXT，該引腳與外部電阻連接； 序號為6的焊盤引腳名稱為VD33，該引腳用于與3. 3V電源連接； 序號為7的焊盤引腳名稱為DP，該引腳用于USB數(shù)據(jù)的輸入或輸出； 序號為8的焊盤引腳名稱為DM，該引腳用于USB數(shù)據(jù)的輸入或輸出； 序號為9的焊盤引腳名稱為VSS，該引腳與地連接； 序號為10的焊盤引腳名稱為XI，該引腳與晶體連接，用于輸入晶體頻率； 序號為11的焊盤引腳名稱為XO，該引腳與晶體連接，用于輸出晶體頻率； 序號為12的焊盤引腳名稱為VSSU，該引腳與地連接； 序號為13的焊盤引腳名稱為VDDU，該引腳用于與1. 8V電源連接； 序號為14的焊盤引腳名稱為TES乙MODE，該引腳用于控制測試模式； 序號為15的焊盤引腳名稱為FDATAl—7，該引腳與外部芯片的數(shù)據(jù)線連接 序號為16的焊盤引腳名稱為FDATAl—6，該引腳與外部芯片的數(shù)據(jù)線連接 序號為17的焊盤引腳名稱為VSS，該引腳與地連接； 序號為18的焊盤引腳名稱為FDATAl—5，該引腳與外部芯片的數(shù)據(jù)線連接 序號為19的焊盤引腳名稱為FDATAl—4，該引腳與外部芯片的數(shù)據(jù)線連接 序號為20的焊盤引腳名稱為FDATAl—3，該引腳與外部芯片的數(shù)據(jù)線連接 序號為21的焊盤引腳名稱為FDATAl—2，該引腳與外部芯片的數(shù)據(jù)線連接 序號為22的焊盤引腳名稱為FDATA1J，該引腳與外部芯片的數(shù)據(jù)線連接 序號為23的焊盤引腳名稱為FDATA1J)，該引腳與外部芯片的數(shù)據(jù)線連接 序號為24的焊盤引腳名稱為X—LED，該引腳與發(fā)光二極管連接； 序號為25的焊盤引腳名稱為FWRN，該引腳用于寫控制； 序號為26的焊盤引腳名稱為FALE，該引腳用于地址控制； 序號為27的焊盤引腳名稱為WP，該引腳用于寫保護； 序號為28的焊盤引腳名稱為FCLE，該引腳用于命令控制號； 序號為29的焊盤引腳名稱為VDD33，該引腳用于與3. 3V電源連接； 序號為30的焊盤引腳名稱為CLKOFF，該引腳用于時鐘輸入轉(zhuǎn)換； 序號為31的焊盤引腳名稱為FCENO，該引腳用于片選外部芯片； 序號為32的焊盤引腳名稱為FRDN，該引腳用于讀使能； 序號為33的焊盤引腳名稱為FRB1，該引腳用于讀標(biāo)識； 序號為34的焊盤引腳名稱為FCEN3，該引腳用于片選外部芯片； 序號為35的焊盤引腳名稱為FCEN2，該引腳用于片選外部芯片； 序號為36的焊盤引腳名稱為FCEN1，該引腳用于片選外部芯片； 序號為37的焊盤引腳名稱為FRBO，該引腳用于讀控制； 序號為38的焊盤引腳名稱為FDATAOJ)，該引腳與外部芯片的數(shù)據(jù)線連接 序號為39的焊盤引腳名稱為FDATAOJ，該引腳與外部芯片的數(shù)據(jù)線連接 序號為40的焊盤引腳名稱為FDATA0—2，該引腳與外部芯片的數(shù)據(jù)線連接 序號為41的焊盤引腳名稱為FDATA0—3，該引腳與外部芯片的數(shù)據(jù)線連接[0109]
序號為42的焊盤引 序號為43的焊盤引 序號為44的焊盤引 序號為45的焊盤引 序號為46的焊盤引 序號為47的焊盤引 序號為48的焊盤引
〗名稱為FDATA0—4，該引腳與外部芯片的數(shù)據(jù)線連接 〗名稱為FDATA0—5，該引腳與外部芯片的數(shù)據(jù)線連接 〗名稱為FDATA0—6，該引腳與外部芯片的數(shù)據(jù)線連接 〗名稱為FDATA0—7，該引腳與外部芯片的數(shù)據(jù)線連接 〗名稱為RSTJ)UT，該引腳用于復(fù)位； 〗名稱為RESET,該引腳用于復(fù)位； 〗名稱為VS33A，該引腳與地連接。 需要說明的是，本實用新型實施例只是以常見的焊盤引腳數(shù)目為48個的QFN芯片 為例，介紹本實用新型提供的新型芯片。根據(jù)本實用新型提供的思想，還可以進(jìn)一步增加焊 盤引腳或者修改焊盤引腳的名稱和/或功能，本實用新型在此不作限定。 假如，本實用新型實施例提供的新型芯片的封裝尺寸為長度是5mm、寬度是5mm， 由于該新型芯片的焊盤引腳數(shù)目為48個，所以分布在裸露焊盤2四周的兩個焊盤引腳圈上 的焊盤引腳數(shù)目分別可以是24個；又因為每一個焊盤引腳圈上的焊盤引腳是均勻分別的， 所以通過計算可知，同一圈上的相鄰焊盤引腳1之間的間距3可以是0. 65mm、不同圈上的相 鄰焊盤引腳1之間的間距4可以是0. 32mm。 需要說明的是，本實用新型實施例僅僅為了便于介紹，給出所提供的新型芯片的 具體尺寸、焊盤引腳數(shù)目以及焊盤引腳之間的位置關(guān)系，根據(jù)本實用新型提供的技術(shù)方案， 本領(lǐng)域技術(shù)人員還可以得到其他不同尺寸、不同焊盤引腳數(shù)目以及不同焊盤引腳之間的位 置關(guān)系的QFN封裝芯片，都屬于本實用新型的保護范圍。 本實用新型實施例二提供的新型芯片在不影響芯片性能和生產(chǎn)工藝的條件下，將 裸露焊盤2四周的焊盤引腳1增加到二圈，從而在相同的封裝尺寸可以增加芯片的引腳數(shù) 量；當(dāng)然，在相同的引腳數(shù)目下，本實用新型實施例二提供的新型芯片還可以進(jìn)一步縮小芯 片的封裝體積。 以上對本實用新型所提供的一種新型芯片進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個 例對本實用新型的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本實 用新型及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實用新型的思想，在具體 實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本實用新 型的限制。
權(quán)利要求一種新型芯片，其特征在于，包括焊盤引腳和裸露焊盤；所述焊盤引腳在所述裸露焊盤的四周呈兩圈分布。
2. 根據(jù)權(quán)利要求1所述的新型芯片，其特征在于，所述焊盤引腳和裸露焊盤位于芯片 的同一平面上。
3. 根據(jù)權(quán)利要求1所述的新型芯片，其特征在于，分布在所述裸露焊盤四周的每一圈 上的焊盤引腳是均勻分布的。
4. 根據(jù)權(quán)利要求1至3任一項所述的新型芯片，其特征在于，所述裸露焊盤四周的兩圈 之間的焊盤引腳連線呈W型。
5. —種新型芯片，其特征在于，包括 焊盤引腳和裸露焊盤；所述焊盤引腳在所述裸露焊盤的四周呈兩圈分布； 所述焊盤引腳之間的位置關(guān)系符合預(yù)置的位置條件；所述預(yù)置的位置條件包括同一圈上的相鄰焊盤引腳之間的間距、不同圈上的相鄰焊盤 引腳之間的間距。
6. 根據(jù)權(quán)利要求5所述的新型芯片，其特征在于，所述焊盤引腳和裸露焊盤位于芯片 的同一平面上。
7. 根據(jù)權(quán)利要求5所述的新型芯片，其特征在于，所述焊盤引腳在所述裸露焊盤的四 周呈正方形或長方形或圓形的兩圈分布。
8. 根據(jù)權(quán)利要求5所述的新型芯片，其特征在于，分布在所述裸露焊盤四周的每一圈 上的焊盤引腳是均勻分布的。
9. 根據(jù)權(quán)利要求5至8任一項所述的新型芯片，其特征在于，所述裸露焊盤四周的兩圈 之間的焊盤引腳連線呈W型。
10. 根據(jù)權(quán)利要求5至8任一項所述的新型芯片，其特征在于，所述焊盤引腳包括 焊盤引腳VDD50，與5V電源連接；焊盤引腳VDD33，與3. 3V電源連接； 焊盤引腳VDD18，與1. 8V電源連接; 焊盤引腳REXT，與外部電阻連接； 焊盤引腳DP，用于USB數(shù)據(jù)的輸入或輸出； 焊盤引腳匿，用于USB數(shù)據(jù)的輸入或輸出；焊盤引腳VSS，與地連接；焊盤引腳XI與晶體連接，用于輸入晶體頻率； 焊盤引腳XO，與晶體連接，用于輸出晶體頻率；焊盤引腳FWRN，用于寫控制； 焊盤引腳FALE，用于地址控制；焊盤引腳WP，用于寫保護；焊盤引腳FCLE，用于命令控制； 焊盤引腳FCEN，用于片選外部芯片；焊盤引腳FRB，用于讀標(biāo)志； 焊盤引腳RESET，用于復(fù)位；焊盤引腳FDATA0一0， FDATAO—1， FDATAO—2， FDATAO—3， FDATAO—4， FDATAO—5， FDATA0一6， FDATA0—7，分別與外部芯片的數(shù)據(jù)線連接。
專利摘要本實用新型公開了一種新型芯片，該新型芯片包括焊盤引腳和裸露焊盤，其中，所述焊盤引腳在所述裸露焊盤的四周呈兩圈分布。本實用新型提供的新型芯片在不影響芯片性能和生產(chǎn)工藝的條件下，將裸露焊盤四周的焊盤引腳增加到二圈，從而在一定的封裝尺寸下可以進(jìn)一步地增加焊盤引腳的數(shù)量。
文檔編號H01L23/482GK201436681SQ20092000668
公開日2010年4月7日 申請日期2009年3月31日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者畢磊, 瞿曉明 申請人:芯邦科技(深圳)有限公司