LDMOS塊體finFET器件及其形成方法、及通信設(shè)備的制造方法
【專利說明】LDMOS塊體f inFET器件及其形成方法、及通信設(shè)備
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2014年6月4日提交的美國(guó)臨時(shí)專利申請(qǐng)?zhí)?2/007，832以及于2014年6月19日提交的美國(guó)專利申請(qǐng)?zhí)?4/309,843的優(yōu)先權(quán)的權(quán)益，通過引用將其全部?jī)?nèi)容結(jié)合于本文中。
技術(shù)領(lǐng)域
[0003]本說明書總體涉及集成電路，且更具體地但非排他地涉及用于塊體鰭式場(chǎng)效應(yīng)晶體管(finFET)技術(shù)的橫向雙擴(kuò)散MOS (LDM0S)器件和結(jié)構(gòu)。
【背景技術(shù)】
[0004]傳統(tǒng)的平面金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)的縮放比例(scaling)面臨著許多挑戰(zhàn)。例如，閾值擺動(dòng)劣化、大的漏致勢(shì)皇降低(DIBL)、器件特征波動(dòng)以及泄露是其中通過3D器件結(jié)構(gòu)可解決的最常見的問題。鰭式場(chǎng)效應(yīng)晶體管(FinFET)是可用于納米尺度的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)和高密度存儲(chǔ)器應(yīng)用中的3D器件結(jié)構(gòu)。
[0005]FinFET器件被分為兩種類型:塊體finFET和絕緣體上硅(SOI) finFET。在14nm和/或16nm技術(shù)更為普遍的塊體finFET器件中，可以在塊體娃(例如，娃基板)上形成鰭片?？梢酝ㄟ^低成本、低缺陷密度、到基板的高熱量傳遞、以及良好工藝控制來制造塊體finFET ο大多數(shù)用在RF功率放大器的具有橫向雙擴(kuò)散MOS(LDMOS)結(jié)構(gòu)的塊體finFET可以提供(例如，在漏極與源極端子之間的)高擊穿電壓。例如，通過穿過耗盡區(qū)的電荷載流子(例如，電子)流動(dòng)路徑實(shí)現(xiàn)高擊穿電壓。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的一個(gè)方面，提供一種用于高壓操作的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體LDM0S塊體finFET器件，所述器件包括:形成在基板材料(substrate material)上的第一阱區(qū)和兩個(gè)或更多第二阱區(qū)以及包括基板材料的一個(gè)或多個(gè)非阱區(qū)，其中，所述一個(gè)或多個(gè)非阱區(qū)被配置為將所述兩個(gè)或更多第二阱區(qū)中的阱區(qū)分開；源極結(jié)構(gòu)，設(shè)置在被部分地形成在所述第一阱區(qū)上的第一鰭片上；漏極結(jié)構(gòu)，設(shè)置在被形成在所述兩個(gè)或更多第二阱區(qū)中的最后一個(gè)上的第二鰭片上；以及一個(gè)或多個(gè)虛設(shè)區(qū)，形成在所述一個(gè)或多個(gè)非阱區(qū)上，其中，所述虛設(shè)區(qū)被配置為提供包括用于電荷載流子的垂直流動(dòng)路徑的附加耗盡區(qū)流動(dòng)路徑以支持所述高壓操作。
[0007]其中，所述LDM0S塊體finFET器件包括NLDM0S塊體finFET器件，所述基板材料包括P型硅，所述第一阱區(qū)包括P阱區(qū)，所述兩個(gè)或更多第二阱區(qū)包括η阱區(qū)，并且所述電荷載流子包括電子。
[0008]其中，所述LDM0S塊體finFET器件包括PLDM0S塊體finFET器件，所述基板材料包括硅中的深η阱，所述第一阱區(qū)包括η阱區(qū)，所述兩個(gè)或更多第二阱區(qū)包括p阱區(qū)，并且所述電荷載流子包括空穴。
[0009]其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括形成在所述一個(gè)或多個(gè)非阱區(qū)中的一個(gè)上的虛設(shè)鰭片，其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)能被配置為允許所述用于電荷載流子的垂直流動(dòng)路徑穿過所述虛設(shè)鰭片。
[0010]其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括設(shè)置在所述虛設(shè)鰭片上的虛設(shè)柵極以符合基于finFET的CMOS制造工藝流程，其中，在沒有所述虛設(shè)柵極的情況下能實(shí)現(xiàn)所述器件的所述高壓操作，并且其中，所述虛設(shè)柵極被配置為在耦接至適當(dāng)?shù)钠珘簳r(shí)允許所述器件的所述高壓操作。
[0011]根據(jù)本發(fā)明的另一方面，提供一種用于形成用于高壓操作的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體LDM0S塊體finFET器件的方法，所述方法包括:在基板材料上形成第一阱區(qū)和兩個(gè)或更多第二阱區(qū)，其中，所述兩個(gè)或更多第二阱區(qū)通過一個(gè)或多個(gè)非阱區(qū)分開；將第一鰭片部分地形成在所述第一阱區(qū)上并且將第二鰭片形成在所述兩個(gè)或更多第二阱區(qū)中的最后一個(gè)上；將源極結(jié)構(gòu)設(shè)置在所述第一鰭片上并且將漏極結(jié)構(gòu)設(shè)置在所述第二鰭片上；以及將一個(gè)或多個(gè)虛設(shè)區(qū)形成在所述一個(gè)或多個(gè)非阱區(qū)上，其中，所述虛設(shè)區(qū)被配置為提供包括用于電荷載流子的垂直流動(dòng)路徑的附加耗盡區(qū)流動(dòng)路徑以支持所述高壓操作。
[0012]其中，形成所述LDM0S塊體finFET器件包括形成NLDM0S塊體finFET器件，所述基板材料包括P型硅，所述第一阱區(qū)包括P阱區(qū)，形成所述兩個(gè)或更多第二阱區(qū)包括形成η阱區(qū)，并且所述電荷載流子包括電子。
[0013]其中，形成所述LDM0S塊體finFET器件包括形成PLDM0S塊體finFET器件，所述基板材料包括硅中的深η阱，形成所述第一阱區(qū)包括形成η阱區(qū)，形成所述兩個(gè)或更多第二阱區(qū)包括形成Ρ阱區(qū)，并且所述電荷載流子包括空穴。
[0014]其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括形成在所述一個(gè)或多個(gè)非阱區(qū)中的一個(gè)上的虛設(shè)鰭片，并且其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)能被配置為允許所述用于電荷載流子的垂直流動(dòng)路徑穿過所述虛設(shè)鰭片。
[0015]其中，形成所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括將虛設(shè)柵極設(shè)置在所述虛設(shè)鰭片上以符合基于finFET的CMOS制造工藝流程，其中，在沒有所述虛設(shè)柵極的情況下能實(shí)現(xiàn)所述器件的所述高壓操作。
[0016]進(jìn)一步地，所述方法包括:
[0017]將虛設(shè)柵極配置為在耦接至適當(dāng)?shù)钠珘簳r(shí)允許所述器件的所述高壓操作；以及
[0018]使用沒有附加的掩?；蛘吖に嚥襟E的基于finFET的CMOS制造工藝流程來制造所述 LDM0S 塊體 finFET。
[0019]根據(jù)本發(fā)明的又一方面，提供一種通信設(shè)備，包括:發(fā)送器電路，包括射頻RF功率放大器，其中，所述RF功率放大器使用用于高壓操作的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體LDM0S塊體finFET器件來制造，每個(gè)LDM0S塊體finFET器件包括:形成在基板材料上的第一阱區(qū)和兩個(gè)或更多第二阱區(qū)以及包括基板材料的一個(gè)或多個(gè)非阱區(qū)，其中，所述一個(gè)或多個(gè)非阱區(qū)被配置為將所述兩個(gè)或多個(gè)第二阱區(qū)中的阱區(qū)分開；源極結(jié)構(gòu)，設(shè)置在被部分地形成在所述第一阱區(qū)上的第一鰭片上；漏極結(jié)構(gòu)，設(shè)置在被形成在所述兩個(gè)或更多第二阱區(qū)中的最后一個(gè)上的第二鰭片上；以及一個(gè)或多個(gè)虛設(shè)區(qū)，形成在所述一個(gè)或多個(gè)非阱區(qū)上，其中，所述虛設(shè)區(qū)被配置為提供包括用于電荷載流子的垂直流動(dòng)路徑的附加耗盡區(qū)流動(dòng)路徑以支持所述高壓操作。
[0020]其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括形成在所述一個(gè)或多個(gè)非阱區(qū)中的一個(gè)上的虛設(shè)鰭片，并且其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)能被配置為允許所述用于電荷載流子的垂直流動(dòng)路徑穿過所述虛設(shè)鰭片。
[0021]其中，所述一個(gè)或多個(gè)虛設(shè)區(qū)中的每個(gè)包括設(shè)置在虛設(shè)鰭片上的虛設(shè)柵極以符合基于finFET的CMOS制造工藝流程，其中，在沒有所述虛設(shè)柵極的情況下能實(shí)現(xiàn)所述器件的所述高壓操作。
[0022]其中，所述虛設(shè)柵極被配置為在耦接至適當(dāng)?shù)钠珘簳r(shí)允許所述器件的所述高壓操作，以及其中，所述LDM0S塊體finFET使用沒有附加的掩?；蛘吖に嚥襟E的基于finFET的CMOS制造工藝流程來制造。
【附圖說明】
[0023]在所附權(quán)利要求書中記載了本技術(shù)的一些特征。然而，出于說明性之目的，下列圖中示出了本技術(shù)的若干種實(shí)施方式。
[0024]圖1A至圖1C示出根據(jù)一個(gè)或多個(gè)實(shí)施例的用于高壓操作的橫向雙擴(kuò)散MOS(LDMOS)塊體finFET器件的示例的橫截面圖和頂視圖。
[0025]圖2A和圖2B示出根據(jù)一個(gè)或多個(gè)實(shí)施