半導體襯底及其減薄方法
【技術領域】
[0001]本發(fā)明屬于半導體制造工藝技術領域，尤其涉及一種半導體襯底及其減薄方法。
【背景技術】
[0002]隨著半導體技術的發(fā)展，為了獲得更佳的參數和功能，芯片厚度的超薄化是目前特殊器件的一個趨勢。減薄可以使芯片達到一定的厚度，滿足劃片、壓焊和封裝工藝的要求，同時去除背面的氧化層和擴散層，保證芯片焊接時背面的良好接觸性，減少接觸電阻和寄生效應。通常，在VDMOS (垂直雙擴散金屬-氧化物半導體場效應晶體管)、IGBT (絕緣柵雙極型晶體管)、三維集成電路(3DIC)及微機電系統(tǒng)(MEMS)等器件中，當硅片正面完成器件結構后，為了得到合適的導通電阻、飽和壓降、耐壓，均需要在硅片背面進行減薄處理至特定的厚度之后，在硅片上進行其他半導體工藝從而形成特殊的器件結構。
[0003]但在實際工藝中，當硅片減薄至100 μπι以下時，硅片變形非常嚴重，無法加工后道工藝。為了解決超薄片的加工問題，基本采用Taiko工藝和鍵合貼片工藝。Taiko工藝是指對硅片進行研削時，保留硅片外圍的邊緣部分(約3_左右)，只對硅片內進行研削薄型化，以此可降低薄型硅片的搬運風險和減少翹曲。但Taiko工藝設備昂貴且不滿足常規(guī)光刻等工程的工藝和設備需求，因此較多采用鍵合貼片工藝。
[0004]鍵合貼片工藝，是指將完成前道工藝的硅片12通過特制膠帶11與襯片10貼合。為了保證后道工藝加工過程中設備的匹配性，通常襯片10的尺寸和形狀與硅片12完全一致。當襯片和硅片的貼片過程完全對準時，襯片10和硅片12的所有邊沿全部重合，如圖1所示。但由于硅片10和襯片12之間本身存在的尺寸差距以及貼片過程中的對準誤差，常常導致襯片10和硅片12不能完全對齊，如圖2所示。在圖2中，硅片12由于對偏或尺寸大于襯底10，硅片12超出襯片10的尺寸為a，或者，硅片12由于對偏或尺寸小于襯底10，硅片12未覆蓋住襯片10的尺寸為b，當出現這兩種情況后，整個后道的工藝加工過程中，特別在減薄后，在硅片12邊沿非常容易出現缺口、裂縫、崩邊甚至碎片的異常。
[0005]為了解決鍵合貼片工藝中硅片和襯片對偏以及尺寸不完全一致的問題，通常是使襯片10的尺寸大于硅片12的尺寸，如圖3所示，硅片12的直徑為C，襯片10的直徑為d，通常襯片10的直徑d需要大于硅片12的直徑c至少0.5_。但由于半導體制造設備都是按照硅片特定尺寸來設計，絕大部分設備的直徑范圍誤差小于0.5mm，特別是對于精密設備對來說，硅片尺寸的誤差范圍要求更小，一旦襯片的尺寸大于設備所能容許的最大尺寸范圍將無法加工。
[0006]如何通過改進硅片減薄工藝方法，在達到器件所需要的厚度并實現器件結構的同時，使硅片減薄工藝和設備達到最佳的匹配，減少缺口、裂縫、崩邊甚至碎片的異常是本領域技術人員亟待解決的問題。
【發(fā)明內容】
[0007]本發(fā)明的目的在于提供一種半導體襯底及其減薄方法，以使硅片減薄工藝和設備達到最佳的匹配，減少缺口、裂縫、崩邊甚至碎片的異常。
[0008]為解決上述技術問題，本發(fā)明提供一種半導體襯底減薄方法，包括:
[0009]提供一半導體襯底，所述半導體襯底的正面形成有器件結構；
[0010]在所述半導體襯底的正面的邊緣形成開口區(qū)；
[0011]將所述半導體襯底的正面與一襯片貼合；
[0012]將所述半導體襯底的背面減薄，減薄后的半導體襯底的厚度小于或等于所述開口區(qū)的深度；以及
[0013]將減薄后的半導體襯底與襯片分離。
[0014]可選的，所述開口區(qū)的深度小于或等于減薄前的半導體襯底的厚度。
[0015]可選的，在所述半導體襯底的正面的邊緣形成開口區(qū)的步驟包括:
[0016]通過勻膠工藝在所述半導體襯底的正面形成光刻膠層，并去除所述半導體襯底正面的邊緣區(qū)域的光刻膠層形成窗口區(qū)；
[0017]以所述光刻膠層為掩膜對所述半導體襯底的正面進行刻蝕，再去除所述光刻膠層，在所述半導體襯底正面的邊緣區(qū)域形成所述開口區(qū)。
[0018]可選的，通過洗邊工藝去除所述半導體襯底正面的邊緣區(qū)域的光刻膠層，或者，通過曝光以及顯影工藝去除所述半導體襯底正面的邊緣區(qū)域的光刻膠層。所述曝光是邊緣曝光或利用僅有半導體襯底邊緣區(qū)域打開的光刻版進行曝光。
[0019]可選的，采用激光去除邊緣區(qū)域的半導體襯底形成所述開口區(qū)，或者，采用砂輪去除邊緣區(qū)域的半導體襯底形成所述開口區(qū)。
[0020]可選的，所述開口區(qū)的寬度范圍為I?5mm。
[0021]可選的，將所述半導體襯底的正面與一襯片貼合的步驟包括:
[0022]在所述半導體襯底的正面形成粘合層，所述粘合層暴露所述開口區(qū)；
[0023]將具有所述粘合層的半導體襯底與所述襯片貼合在一起。
[0024]可選的，將所述半導體襯底的背面減薄后，進行半導體襯底背面器件的加工過程。
[0025]可選的，對所述半導體襯底的背面減薄時，距離所述開口區(qū)預定距離時減薄的速率減小。
[0026]可選的，將所述半導體襯底的背面減薄后，對減薄后的半導體襯底進行濕法腐蝕。
[0027]可選的，通過退火、低溫加熱或紫外加熱的方式將減薄后的半導體襯底與襯片分離，所述退火、低溫加熱或紫外加熱的溫度范圍為150?300攝氏度。
[0028]可選的，所述半導體襯底正面的器件結構是MOSFET、IGBT, MEMS3DIC或BJT。
[0029]本發(fā)明還提供一種半導體襯底，所述半導體襯底的正面形成有器件結構，所述半導體襯底的正面的邊緣形成開口區(qū)。
[0030]可選的，所述開口區(qū)的寬度范圍為I?5mm，所述開口區(qū)的深度范圍為10?1000 μmD
[0031]與現有技術相比，在本發(fā)明提供的半導體襯底減薄方法中，在半導體襯底的正面的邊緣形成開口區(qū)，減薄后的半導體襯底的厚度小于或等于所述開口區(qū)的深度，如此，當半導體襯底和襯片的尺寸一致時，二者完全對齊，不會出現任何異常，即便半導體襯底與襯片之間存在尺寸差距或者貼片過程發(fā)生對準誤差，開口區(qū)環(huán)繞的半導體襯底的中心區(qū)域也不會受影響，可避免減薄后的半導體襯底的邊沿出現缺口、裂縫、崩邊等異常。
【附圖說明】
[0032]圖1是傳統(tǒng)的鍵合貼片工藝中襯片和硅片尺寸一致且貼片時完全對準的示意圖；
[0033]圖2是傳統(tǒng)的鍵合貼片工藝中襯片和硅片尺寸一致但貼片時對偏的示意圖；
[0034]圖3是傳統(tǒng)的鍵合貼片工藝中襯片尺寸大于硅片時的示意圖；
[0035]圖4是本發(fā)明一實施例的半導體襯底減薄方法的流程示意圖；
[0036]圖5是本發(fā)明一實施例的半導體襯底的結構示意圖；
[0037]圖6是本發(fā)明一實施例中形成光刻膠層后的結構示意圖；
[0038]圖7是本發(fā)明一實施例中形成開口區(qū)后的結構示意圖；
[0039]圖8是本發(fā)明一實施例中形成粘合層后的結構示意圖；
[0040]圖9是本發(fā)明一實施例中半導體襯底與襯片粘合后的結構示意圖；
[0041]圖10是本發(fā)明一實施例中半導體襯底背面減薄后的結構示意圖；
[0042]圖11是本發(fā)明一實施例中半導體襯底與襯片分離后的結構示意圖。
【具體實施方式】
[0043]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0044]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。
[0045]參見圖4所示，本發(fā)明實施例提供一種半導體結構減薄方法，包括如下步驟:
[0046]Sll:提供一半導體襯底，所述半導體襯底的正面形成有器件結構；
[0047]S12:在半導體襯底的正面的邊緣形成開口區(qū)；
[0048]S13:將半導體襯底的正面與一襯片粘合；
[0049]S14:將半導體襯底的背面減薄，減薄后半導體襯底的厚度小于等于開口區(qū)的深度；
[0050]S15:將減薄后的半導體襯底與襯片分離。
[0051]下面結合圖4至圖11對本發(fā)明的半導體結構及其減薄方法作進一步詳細說明。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0052]如圖5所示，首先，提供一完成前道工藝的半導體襯底100。其中，所述半導體襯底100可以是硅襯底、鍺硅襯底、II1- V族元素化合物襯底，也可以是本領域技術人員公知的其他半導體材料襯底。本實施例中采用的是硅襯底，所述硅襯底已經按照半導體流程完成正面的器件結構，并且，該硅襯底的背面尚未經過減薄工藝。所述正面的器件結構可以是MOSFET (金屬氧化物半導體場效應晶體管)、IGBT (絕緣柵雙極型晶體管)、BJT (雙極型晶體管)等器件，其可通過光刻、刻蝕、摻雜、退火、金屬布線、鈍化等工藝形成，此為本領域技術人員所熟知的內容，此處不再贅述。
[0053]如圖6所示，接著，對半導體襯底100的正面進行勻膠工藝以在其正面形成光刻膠層110，并去除半導體襯底100正面邊緣區(qū)域的光刻膠層形成窗口區(qū)110a。所述光刻膠層110的厚度可由后道刻蝕選擇比決定，本實施例中，所述光刻膠層110的厚度為I?20 μπι。發(fā)明人發(fā)現，所述窗口區(qū)IlOa的寬度越大，后續(xù)該半導體襯底100越不容易與設備接觸，越不容易出現缺口、裂縫、崩邊甚至碎片的異常，但還考慮到，窗口區(qū)IlOa不適宜占用器件區(qū)，綜合上述因素，窗口區(qū)IlOa的寬度優(yōu)選為I?5mm。
[0054]本實施例中，通過洗邊工藝去除所述半導體襯底100正面邊緣區(qū)域的光刻膠層形成窗口區(qū)110a，所述洗邊(EBR)工藝是指進行勻膠后，采用邊角清洗液對半導體襯底100的邊