具有損傷區(qū)域的電子熔絲的制作方法
【專利說明】具有損傷區(qū)域的電子熔絲
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年2月6日提交的、標(biāo)題為“ELECTRONIC FUSE HAVING ADAMAGED REG1N”的美國(guó)專利申請(qǐng)序列號(hào)13/760,488的權(quán)益，通過引用將其全部?jī)?nèi)容合并至此。
技術(shù)領(lǐng)域
[0003]本發(fā)明一般涉及半導(dǎo)體，以及尤其涉及電子熔絲互連結(jié)構(gòu)。
【背景技術(shù)】
[0004]熔絲是根據(jù)適當(dāng)?shù)碾娏鳠龜?blow)的結(jié)構(gòu)。例如，提供電流通過熔絲以最終使得熔絲燒斷并制造開路。編程指故意地?zé)龜嗳劢z并且制造開路。在集成電路系統(tǒng)存儲(chǔ)設(shè)備中，熔絲可以用于激活存儲(chǔ)芯片中的冗余以及用于在邏輯芯片中對(duì)功能和代碼編程。具體地，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)可以為了這種目的使用熔絲。
[0005]電子熔絲(e-fuse)也可以用來防止由在制造過程中產(chǎn)生的隨機(jī)缺陷引起的降低的芯片成品率。而且，電子熔絲提供標(biāo)準(zhǔn)化芯片設(shè)計(jì)的未來定制。例如，電子熔絲可以提供各種電壓選項(xiàng)、封裝引腳輸出選項(xiàng)，或者由制造商期望的任何其他選項(xiàng)以在最終處理之前使用。這些定制可能性使得更容易對(duì)于幾種不同的最終產(chǎn)品使用一個(gè)基礎(chǔ)設(shè)計(jì)并且?guī)椭嵘行酒善仿省?br>[0006]一些電子熔絲利用電迀移效應(yīng)燒斷并制造開路。例如，電迀移可以限定為因傳導(dǎo)電子與擴(kuò)散金屬原子之間的動(dòng)量傳遞由離子的逐漸轉(zhuǎn)移在導(dǎo)體中引起的材料的轉(zhuǎn)移。在利用電迀移效應(yīng)的電子熔絲中，由離子的逐漸移動(dòng)引起的這種材料轉(zhuǎn)移可以產(chǎn)生空隙，這使得電子熔絲燒斷并制造開路。
[0007]但是，在典型的電子熔絲中，電迀移可能引起不可預(yù)測(cè)的空隙，因此在不合需要的位置潛在地制造開路。此外，典型的電子熔絲編程可能需要高編程電流和長(zhǎng)編程時(shí)間。這種編程電流和時(shí)間可能在編程期間導(dǎo)致不可預(yù)測(cè)的空隙形成，這可以負(fù)面地影響與電子熔絲相鄰的其他電路。因此，使用較低編程電流和較短編程時(shí)間編程電子熔絲可能是期望的。另外，可預(yù)測(cè)的和可重復(fù)的空隙形成可能也是優(yōu)選的。
[0008]因此，在本領(lǐng)域中存在克服在上文描述的缺陷和限制的需求。

【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種電子熔絲結(jié)構(gòu)。電子熔絲結(jié)構(gòu)可以包括
(包括Mx金屬)，以及在M x級(jí)上的M X+1級(jí)，M X+1級(jí)包括M X+1金屬和在豎直方向上將M x金屬電連接到Mx+1金屬的通路，其中M X+1金屬包括厚部分和薄部分，并且其中M x金屬、M X+1金屬和通路基本上使用導(dǎo)電材料填充。
[0010]根據(jù)另一種示例性實(shí)施例，提供一種形成電子熔絲的方法。該方法可以包括在Mx級(jí)上形成第一 Mx+1電介質(zhì)，在熔絲區(qū)域上形成中間電介質(zhì)，以及在第一 M X+1電介質(zhì)和中間電介質(zhì)上形成第二 Mx+1電介質(zhì)，其中第一 M X+1電介質(zhì)、第二 M X+1電介質(zhì)形成M X+1級(jí)ο該方法可以進(jìn)一步包括在熔絲區(qū)域上的Mx+1級(jí)中形成溝槽，其中中間電介質(zhì)抵抗用來形成溝槽的蝕刻技術(shù)，使得溝槽具有厚部分和薄部分，在溝槽中形成通路開口，其中通路開口從溝槽的底面延伸到位于中的M x金屬的頂面，以及去除中間電介質(zhì)。
[0011 ] 根據(jù)本發(fā)明的另一種實(shí)施例，提供一種電子熔絲結(jié)構(gòu)。電子熔絲結(jié)構(gòu)可以包括第一Mx+1金屬、第二 MX+1金屬、與第一 M X+1金屬接觸的第三MX+1金屬，以及第四M X+1金屬，其中第三Mx+1金屬包括頸狀區(qū)域，其中第二 M X+1金屬與第三M X+1金屬的一側(cè)相鄰，并且第四M X+1金屬與第三Mx+1金屬的相對(duì)側(cè)相鄰。
【附圖說明】
[0012]將結(jié)合附圖最好地領(lǐng)會(huì)下面的詳細(xì)描述，其作為示例給出并且不意圖將本發(fā)明局限于此，其中:
[0013]圖1描繪根據(jù)現(xiàn)有技術(shù)由通路連接的兩個(gè)互連級(jí)的橫截面視圖。
[0014]圖1A描繪圖1的截面視圖，截面A。
[0015]圖2-8說明根據(jù)示例性實(shí)施例形成電子熔絲的方法的步驟。
[0016]圖2描繪根據(jù)不例性實(shí)施例具有第一 Mx金屬、第二 Mx金屬和Mx蓋電介質(zhì)的Mx級(jí)。
[0017]圖3描繪根據(jù)不例性實(shí)施例的第一 Mx+1電介質(zhì)和中間電介質(zhì)的形成。
[0018]圖4描繪根據(jù)示例性實(shí)施例的中間電介質(zhì)的一部分的去除。
[0019]圖5描繪根據(jù)示例性實(shí)施例的第二 Mx+1電介質(zhì)的形成。
[0020]圖6描繪根據(jù)示例性實(shí)施例的熔絲溝槽和無熔絲溝槽的形成。
[0021]圖6A描繪圖6的截面視圖，截面B。
[0022]圖7描繪根據(jù)示例性實(shí)施例的第一通路開口和第二通路開口的形成。
[0023]圖7A描繪圖7的截面視圖，截面C。
[0024]圖8描繪根據(jù)示例性實(shí)施例的最終電子熔絲結(jié)構(gòu)。
[0025]圖8A描繪圖8的截面視圖，截面D。
[0026]圖9描繪根據(jù)示例性實(shí)施例的編程之后的最終電子熔絲結(jié)構(gòu)。
[0027]圖10描繪根據(jù)另一種示例性實(shí)施例的最終電子熔絲結(jié)構(gòu)。
[0028]圖1OA描繪圖10的截面視圖，截面E。
[0029]圖11描繪根據(jù)另一種示例性實(shí)施例的最終電子熔絲結(jié)構(gòu)。
[0030]圖1lA描繪圖11的截面視圖，截面F。
[0031]圖12-18說明根據(jù)示例性實(shí)施例形成電子熔絲的方法的步驟。
[0032]圖12描繪根據(jù)示例性實(shí)施例的具有Mx金屬和M,蓋電介質(zhì)的M M。
[0033]圖13描繪根據(jù)示例性實(shí)施例的設(shè)計(jì)布局。
[0034]圖14描繪根據(jù)示例性實(shí)施例的根據(jù)設(shè)計(jì)布局形成圖案之后的Mx+1電介質(zhì)。
[0035]圖15描繪圖14的橫截面視圖，截面A-A。
[0036]圖16描繪圖14的橫截面視圖，截面B-B。
[0037]圖17描繪根據(jù)示例性實(shí)施例的通路開口的形成。
[0038]圖17A描繪圖17的截面視圖，截面G。
[0039]圖18描繪根據(jù)另一種示例性實(shí)施例的最終電子熔絲結(jié)構(gòu)。
[0040]圖18A描繪圖18的截面視圖，截面H。
[0041]圖19描繪根據(jù)另一種示例性實(shí)施例編程之后的最終電子熔絲結(jié)構(gòu)。
[0042]圖20描繪根據(jù)另一種示例性實(shí)施例的最終電子熔絲結(jié)構(gòu)。
[0043]附圖不一定按比例繪制。附圖僅是圖解表示，不意圖描寫本發(fā)明的具體參數(shù)。附圖意圖僅描繪本發(fā)明的典型實(shí)施例。在附圖中，類似的編號(hào)表示類似的元件。
【具體實(shí)施方式】
[0044]在這里公開所要求的結(jié)構(gòu)和方法的詳細(xì)實(shí)施例；但是，可以理解，公開的實(shí)施例僅說明所要求的結(jié)構(gòu)和方法，其可以用各種形式實(shí)施。但是，本發(fā)明可以用許多不同的形式實(shí)施并且不應(yīng)當(dāng)解釋為局限于這里陳述的示例性實(shí)施例。然而，提供這些示例性實(shí)施例使得本公開將徹底且完整，并且將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。在描述中，可以省略眾所周知的特征和技術(shù)的細(xì)節(jié)以避免不必要地模糊呈現(xiàn)的實(shí)施例。
[0045]本發(fā)明一般涉及電子熔絲結(jié)構(gòu)，以及尤其涉及具有缺陷區(qū)域的電子熔絲結(jié)構(gòu)。電子熔絲結(jié)構(gòu)可以包括鄰近通路與Mx+1金屬的薄部分之間的交叉的缺陷區(qū)域。在一些情況下，電子熔絲結(jié)構(gòu)可以包括多于一個(gè)缺陷區(qū)域。在一些情況下，缺陷區(qū)域可以由不良的襯墊覆蓋和位于導(dǎo)電材料中的小空隙限定。
[0046]有利地，本發(fā)明的電子熔絲結(jié)構(gòu)的形成可以在后段制程(BEOL)中實(shí)現(xiàn)，并且與目前的工藝流程兼容。BEOL可以與FEOL區(qū)別在于:半導(dǎo)體器件(例如晶體管)可以在FEOL中制作，而到那些半導(dǎo)體器件以及那些半導(dǎo)體器件之間的連接可以在BEOL中形成。本發(fā)明因此允許電子熔絲在正?；ミB工藝流程期間制作，因此有利地減少用于制造通常在不同的工藝流程中制作的電子熔絲的加工成本。
[0047]更具體地，多層電子元件包括電介質(zhì)材料的多個(gè)層，每層上具有通路、焊盤、將焊盤連接到通路的帶條和布線形式的金屬化。電介質(zhì)層中的通路或其他開口從一層延伸到另一層。這些開口使用導(dǎo)電材料填充并且將一層的金屬化電連接到另一層的金屬化，并且提供如今在行業(yè)中使用的高密度電子元器件?？梢允褂锰畛浼夹g(shù)(例如電鍍、無電式鍍敷、化學(xué)氣相沉積、物理氣相沉積或者方法的組合)形成每個(gè)電介質(zhì)層的金屬化。金屬化和電介質(zhì)層可以用蓋電介質(zhì)封蓋，蓋電介質(zhì)可以是例如氮化物。在目前情況下，熔絲線路可以稱作如上所述電介質(zhì)層的金屬化。
[0048]作為示例，圖1說明具有典型互連結(jié)構(gòu)的結(jié)構(gòu)100。互連結(jié)構(gòu)可以包括102和Mx+1級(jí)112。102可以包括Mx電介質(zhì)104和Mx金屬106。M X+1級(jí)112可以包括M X+1電介質(zhì)114和Mx+1金屬116。M違電介質(zhì)110可以位于M x電介質(zhì)104與M X+1電介質(zhì)114之間并且將Mx金屬106與Mx+1金屬116電絕緣。另外，Mx金屬106和Mx+1金屬116每個(gè)可具有凡襯墊108和Mx+1襯墊118，分別將任何導(dǎo)電材料與Mx電介質(zhì)104和Mx+1電介質(zhì)114分離。Mx+1蓋電介質(zhì)120可以位于MX+1電介質(zhì)114上并且將Mx+1級(jí)112與隨后可能在上面形成的額外互連級(jí)(沒有示出)電絕緣。此外，通路122可以豎直地延伸并且在Mx金屬106與Mx+1金屬116之間形成導(dǎo)電鏈路。
[0049]現(xiàn)在參考圖1A，示出圖1的截面視圖