在集成電路中形成柵欄導(dǎo)體的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路(IC)制作，且更特定來說涉及在半導(dǎo)體裸片(例如，集成電路裸片)的制作期間在其中形成導(dǎo)電線的次光刻圖案。
【背景技術(shù)】
[0002]已通過可用的光刻工藝限制用于半導(dǎo)體裸片中的有源元件(例如，晶體管)的互連的經(jīng)圖案化導(dǎo)電線的大小的減小。隨著由形成半導(dǎo)體裸片上的晶體管的光刻遮蔽工藝的改進(jìn)引起的這些晶體管的數(shù)目增加，必須互連使這些大小逐漸減小的晶體管的導(dǎo)電線已無法在大小上與漸小晶體管成比例地減小。

【發(fā)明內(nèi)容】

[0003]因此，需要一種在不限制可用于制造半導(dǎo)體集成電路的光刻工藝的情況下減小經(jīng)圖案化導(dǎo)電線的大小的方式。
[0004]根據(jù)一實(shí)施例，一種用于在半導(dǎo)體集成電路裸片中形成柵欄導(dǎo)體的方法可包括以下步驟:將第一電介質(zhì)沉積在半導(dǎo)體襯底的一面上；在所述第一電介質(zhì)中形成至少一個(gè)溝槽；將導(dǎo)電膜沉積在所述第一電介質(zhì)上，包含沉積在所述至少一個(gè)溝槽的壁及底部上；從所述第一電介質(zhì)的一面及所述至少一個(gè)溝槽的所述底部移除所述導(dǎo)電膜的部分，其中所述導(dǎo)電膜僅保留在所述至少一個(gè)溝槽的所述壁上；將第二電介質(zhì)沉積在所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜之間；及移除所述第二電介質(zhì)的部分以暴露所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜的頂部部分。
[0005]根據(jù)所述方法的又一實(shí)施例，在所述移除所述第二電介質(zhì)的部分以暴露所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜的頂部部分的步驟之后，所述方法可包括將所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜的部分分離成獨(dú)立柵欄導(dǎo)體的步驟。根據(jù)又一實(shí)施例，在所述從所述第一電介質(zhì)的一面及所述至少一個(gè)溝槽的所述底部移除所述導(dǎo)電膜的部分的步驟之后，所述方法可包括將所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜的部分分離成獨(dú)立柵欄導(dǎo)體的步驟。
[0006]根據(jù)又一實(shí)施例，所述沉積所述第一電介質(zhì)的步驟可包括在所述半導(dǎo)體襯底的所述面上將所述第一電介質(zhì)沉積到從約100納米到約2000納米的厚度的步驟。根據(jù)又一實(shí)施例，所述形成所述至少一個(gè)溝槽的步驟可包括在所述第一電介質(zhì)中將所述至少一個(gè)溝槽形成到從約100納米到約2000納米的深度的步驟。根據(jù)又一實(shí)施例，所述形成所述至少一個(gè)溝槽的步驟可包括在所述第一電介質(zhì)中形成具有從約100納米到約2000納米的寬度的所述至少一個(gè)溝槽的步驟。根據(jù)又一實(shí)施例，所述沉積所述導(dǎo)電膜的步驟可包括將所述導(dǎo)電膜沉積到從約10納米到約1000納米的厚度的步驟。根據(jù)又一實(shí)施例，所述沉積所述第二電介質(zhì)的步驟可包括將所述第二電介質(zhì)沉積到從約100納米到約2000納米的厚度的步驟。
[0007]根據(jù)又一實(shí)施例，所述導(dǎo)電膜可包括鋁膜。根據(jù)又一實(shí)施例，所述導(dǎo)電膜可選自由以下各項(xiàng)組成的群組:Ta、TaN、T1、TiN、S1、WSi及CoSi。根據(jù)又一實(shí)施例，所述分離所述導(dǎo)電膜的部分的步驟可包括借助反應(yīng)離子蝕刻(RIE)分離所述導(dǎo)電膜的部分的步驟。根據(jù)又一實(shí)施例，所述RIE可為侵蝕性的。根據(jù)又一實(shí)施例，所述方法可包括用電介質(zhì)填充通過所述RIE形成的間隙及對其進(jìn)行化學(xué)機(jī)械平面化(CMP)拋光的步驟。
[0008]根據(jù)另一實(shí)施例，一種半導(dǎo)體裸片可包括:半導(dǎo)體襯底；第一電介質(zhì)，其在所述半導(dǎo)體襯底的一面上；至少一個(gè)溝槽，其在所述第一電介質(zhì)中；導(dǎo)電膜，其在所述至少一個(gè)溝槽的壁上；及第二電介質(zhì)，其填充所述至少一個(gè)溝槽的所述壁上的所述導(dǎo)電膜之間的空間，其中所述導(dǎo)電膜可經(jīng)分離且用作柵欄導(dǎo)體以連接所述半導(dǎo)體裸片的有源元件。
[0009]根據(jù)又一實(shí)施例，半導(dǎo)體晶片可包括多個(gè)半導(dǎo)體裸片。根據(jù)又一實(shí)施例，所述第一電介質(zhì)可具有從約100納米到約2000納米的厚度。根據(jù)又一實(shí)施例，所述至少一個(gè)溝槽可具有從約100納米到約2000納米的深度及從約100納米到約2000納米的寬度。根據(jù)又一實(shí)施例，所述導(dǎo)電膜可具有從約10納米到約1000納米的厚度。根據(jù)又一實(shí)施例，所述第二電介質(zhì)可具有從約100納米到約2000納米的厚度。根據(jù)又一實(shí)施例，所述導(dǎo)電膜可選自由以下各項(xiàng)組成的群組:Al、Ta、TaN、T1、TiN、S1、WSi及CoSi。
【附圖說明】
[0010]通過參考連同附圖一起進(jìn)行的以下說明可獲得對本發(fā)明的更完整理解，附圖中:
[0011]圖1圖解說明包括多個(gè)半導(dǎo)體裸片的半導(dǎo)體集成電路晶片的示意性平面視圖；
[0012]圖2圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的用于在半導(dǎo)體裸片中形成導(dǎo)電線的次光刻圖案的半導(dǎo)體制作步驟的示意性立面圖；
[0013]圖3圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的用于在半導(dǎo)體裸片中形成導(dǎo)電線的次光刻圖案的進(jìn)一步半導(dǎo)體制作步驟的示意性立面圖；
[0014]圖4圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的形成于半導(dǎo)體裸片中的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0015]圖5圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的形成于半導(dǎo)體裸片中的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0016]圖6圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的準(zhǔn)備使導(dǎo)電線彼此分離的圖5中所展示的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0017]圖7圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的在導(dǎo)電線的部分經(jīng)移除以使導(dǎo)電線彼此分離的情況下在圖5及6中展示的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0018]圖8圖解說明根據(jù)本發(fā)明的另一特定實(shí)例性實(shí)施例的具有形成于半導(dǎo)體裸片中的各種走線路徑的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0019]圖9圖解說明根據(jù)本發(fā)明的另一特定實(shí)例性實(shí)施例的準(zhǔn)備分離成半導(dǎo)體裸片中的獨(dú)立導(dǎo)體的如圖8中所展示具有各種走線路徑的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0020]圖10圖解說明根據(jù)本發(fā)明的另一特定實(shí)例性實(shí)施例的在分離成半導(dǎo)體裸片中的獨(dú)立導(dǎo)體之后的如圖8及9中所展示具有各種走線路徑的導(dǎo)電線的多個(gè)次光刻圖案的示意性平面視圖；
[0021]圖11圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的用于在半導(dǎo)體裸片中形成導(dǎo)電線的多個(gè)次光刻圖案的示意性工藝流程圖；及
[0022]圖12圖解說明根據(jù)本發(fā)明的其它特定實(shí)例性實(shí)施例的用于在半導(dǎo)體裸片中形成導(dǎo)電線的多個(gè)次光刻圖案的示意性工藝流程圖。
[0023]盡管本發(fā)明易于作出各種修改及替代形式，但在圖式中展示并在本文中詳細(xì)描述其特定實(shí)例性實(shí)施例。然而應(yīng)理解，本文中對特定實(shí)例性實(shí)施例的說明并非打算將本發(fā)明限于本文中所揭示的特定形式，而是相反，本發(fā)明打算涵蓋如所附權(quán)利要求書所界定的所有修改及等效形式。
【具體實(shí)施方式】
[0024]根據(jù)本發(fā)明的教示，間隔物蝕刻工藝可用于在多個(gè)半導(dǎo)體裸片中產(chǎn)生超窄導(dǎo)電線?？稍谂c現(xiàn)有鋁及銅后端處理兼容的制作工藝中產(chǎn)生導(dǎo)電線的次光刻圖案化。可將第一電介質(zhì)沉積在每一半導(dǎo)體裸片上，且在其中形成至少一個(gè)溝槽?？蓪?dǎo)電膜沉積到所述第一電介質(zhì)及形成于其中的所述至少一個(gè)溝槽的表面上?？蓮乃龅谝浑娊橘|(zhì)的頂部面及所述至少一個(gè)溝槽的底部移除導(dǎo)電膜，從而僅留下在溝槽壁上的導(dǎo)電膜，借此可由其形成“柵欄導(dǎo)體”，如下文更充分地描述。在前述步驟期間，還可選擇性地“斷開”(例如，移除)所述柵欄導(dǎo)體的選定部分。此后，可用絕緣材料填充所述溝槽壁上的所述導(dǎo)電膜之間的間隙。此后可移除(例如，通過拋光)經(jīng)絕緣間隙填充物的頂部部分以暴露所述柵欄導(dǎo)體的頂部?？稍谶m當(dāng)位置處移除(例如，切斷連接、斷開等)所述柵欄導(dǎo)體的部分及周圍絕緣材料以產(chǎn)生包括所述柵欄導(dǎo)體的所要導(dǎo)體圖案。溝槽深度可幫助確定所述柵欄導(dǎo)體的一個(gè)尺寸(例如，導(dǎo)體高度)，且所述所沉積導(dǎo)電膜的厚度可確定第二尺寸(例如，導(dǎo)體寬度)。可通過連續(xù)柵欄導(dǎo)體被“斷開”(例如，使連續(xù)柵欄導(dǎo)體彼此分離、使其之間切斷連接等)之處來確定所述柵欄導(dǎo)體的長度。
[0025]現(xiàn)在參考圖式，示意性地圖解說明特定實(shí)例性實(shí)施例的細(xì)節(jié)。圖式中的相似元件將由相似編號表示，且類似元件將由帶有不同小寫字母后綴的相似編號表示。
[0026]參考圖1，其圖解說明包括多個(gè)半導(dǎo)體裸片的半導(dǎo)體集成電路晶片的示意性平面視圖。硅晶片102可劃割成多個(gè)半導(dǎo)體裸片104以用于進(jìn)一步處理以在多個(gè)半導(dǎo)體裸片104中的每一者上形成平面晶體管、二極管及導(dǎo)體。在所有電路已制作于多個(gè)半導(dǎo)體裸片104上之后，裸片104被單個(gè)化(分離)且封裝到集成電路(未展示)中。
[0027]參考圖2及3，其描繪根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的用于在半導(dǎo)體裸片中形成導(dǎo)電線的次光刻圖案的半導(dǎo)體制作步驟的示意性立面圖。圖2中展示形成柵欄導(dǎo)體中的第一步驟(a)，其中可將第一電介質(zhì)212沉積在用于多個(gè)半導(dǎo)體裸片104中的每一者的半導(dǎo)體襯底210的表面上。在下一步驟(b)中，第一電介質(zhì)212可具有在其中蝕刻到可幫助確定所要柵欄導(dǎo)體的尺寸(例如，深度或高度)的深度的至少一個(gè)溝槽214。至少一個(gè)溝槽214具有壁216。在步驟(c)中，可將導(dǎo)電膜218沉積在第一電介質(zhì)212的經(jīng)暴露表面及至少一個(gè)溝槽214上方。如在半導(dǎo)體集成電路制作的技術(shù)領(lǐng)域中并且還受益于本發(fā)明的技術(shù)人員將容易明了，導(dǎo)電膜218可選自許多不同類型的導(dǎo)電膜，包括將適合于本文中所揭示的導(dǎo)電柵欄的金屬、金屬合金及非金屬但導(dǎo)電的化合物。
[0028]現(xiàn)在參考圖3，在步驟(d)中可從第一電介質(zhì)212的頂部表面及至少一個(gè)溝槽214的底部移除(例如，蝕刻)導(dǎo)電膜218，從而僅留下在至少一個(gè)溝槽214的垂直壁上的導(dǎo)電膜218 “垂直柵欄”?？稍趯?dǎo)電膜218的頂部部分處發(fā)生修圓(未展示)。在步驟(e)中，可在第一電介質(zhì)212的經(jīng)暴露表面及至少一個(gè)溝槽214的垂直壁上的導(dǎo)電膜218上方將第二電介質(zhì)212a沉積充分厚，以足以填充包括至少一個(gè)溝槽214及剩余導(dǎo)電膜218的間隙。在步驟(f)中，可移除(例如，拋光)第二電介質(zhì)212a充分深，以足以暴露柵欄導(dǎo)體導(dǎo)電膜218的頂部，從而允許到其的進(jìn)一步電連接。
[0029]第一電介質(zhì)層212可為(舉例來說但不限于)SiN、Si02、Si0xNy等。第二電介質(zhì)層212a可為(舉例來說但不限于)SiN、S12, S1xNy等。導(dǎo)電膜218可為(舉例來說但不限于)A1、Ta、TaN、T1、TiN、S1、WS1、CoSi 等。
[0030]第一電介質(zhì)層212的厚度可為從約100納米到約2000納米。第二電介質(zhì)層212a的厚度可為從約100納米到約2000納米。導(dǎo)電膜218的厚度可為從約10納米到約1000納