集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路裝置，特別是涉及一種具有芯片上電感元件的集成電路裝置的電容配置方式。
【背景技術(shù)】
[0002]螺旋電感已廣泛應(yīng)用于射頻/高速集成電路設(shè)計(jì)中。通常為了避免影響電感效能和產(chǎn)生不想要的串音(crosstalk)，在電感的占據(jù)區(qū)域不允許設(shè)置電子元件，以降低渦電流損耗(eddy current loss)和親合(coupling)等現(xiàn)象。然而，由于電感占據(jù)相當(dāng)大的娃基板面積，會(huì)造成芯片制造成本的瓶頸。
[0003]因此，在此技術(shù)領(lǐng)域中，需要一種改良式的集成電路裝置。

【發(fā)明內(nèi)容】

[0004]為解決上述問(wèn)題，本發(fā)明的一實(shí)施例提供一種集成電路裝置，上述集成電路裝置包括一基板;一第一電容，設(shè)置于上述基板上；一第一金屬圖案，耦接至上述第一電容的第一電極;一第二金屬圖案，耦接至上述第一電容的第二電極;一第三金屬圖案，設(shè)置于上述第一金屬圖案和上述第二金屬圖案上方，且覆蓋上述第一電容、上述第一金屬圖案和上述第二金屬圖案，其中上述第三金屬圖案為電性接地；一電感，設(shè)置于上述第三金屬圖案上方。
【附圖說(shuō)明】
[0005]圖1為本發(fā)明一些實(shí)施例的一集成電路裝置的俯視示意圖；
[0006]圖2為圖1的局部放大示意圖，其顯示設(shè)置于電感元件下方的接地遮蔽金屬圖案，和設(shè)置于接地遮蔽金屬圖案下方的用以耦接電容的電極的金屬圖案的布局示意圖；
[0007]圖3為沿圖2的C-C’切線的剖面示意圖，其顯示本發(fā)明一實(shí)施例的設(shè)置于不同接地遮蔽金屬圖案下方的數(shù)個(gè)金屬-氧化物-半導(dǎo)體電容的剖面示意圖；
[0008]圖4為沿圖2的D-D’切線的剖面示意圖，其顯示本發(fā)明另一實(shí)施例的設(shè)置于相同接地遮蔽金屬圖案下方的數(shù)個(gè)金屬-氧化物-半導(dǎo)體電容的剖面示意圖；
[0009]圖5為沿圖2的C-C’切線的剖面示意圖，其顯示本發(fā)明另一實(shí)施例的設(shè)置于不同接地遮蔽金屬圖案下方的數(shù)個(gè)金屬-氧化物-金屬電容的剖面示意圖；
[0010]圖6為沿圖2的C-C’切線的剖面示意圖，其顯示本發(fā)明又一實(shí)施例的設(shè)置于不同接地遮蔽金屬圖案下方的數(shù)個(gè)金屬-氧化物-金屬電容的剖面示意圖；
[0011]圖7為沿圖2的C-C’切線的剖面示意圖，其顯示本發(fā)明其他實(shí)施例的設(shè)置于不同接地遮蔽金屬圖案下方的數(shù)個(gè)金屬-氧化物-半導(dǎo)體電容和金屬-氧化物-金屬電容的剖面示意圖。
[0012]符號(hào)說(shuō)明
[0013]200?基板；201?表面；
[0014]202?講區(qū)；204?柵極氧化層；
[0015]206?柵極；208?柵極結(jié)構(gòu)；
[0016]210?源極；212?漏極；
[0017]214、216、218 ?氧化層；250 ?電感；
[0018]252?內(nèi)圈部分；254?外圈部分；
[0019]256?連接部分；300?金屬圖案；
[0020]300-1、300-2?金屬連接部分；
[0021 ]302-1、302-2、304-1、304-2 ?金屬圖案；
[0022]310、312、314?金屬層；350?內(nèi)連線結(jié)構(gòu)；
[0〇23]400a?金屬-氧化物-半導(dǎo)體電容；400b?400d?金屬-氧化物-金屬電容；
[0024]500、500a?500d?集成電路裝置；600?局部；
[0025]Cl?C8?等效電容；S?間距；
[0〇26]Ml?第一層金屬層；M2?第二層金屬層；
[0〇27]M3?第三層金屬層；M4?第四層金屬層；
[0〇28]M5?第五層金屬層；M6?第六層金屬層；
[0029]M7?第七層金屬層。
【具體實(shí)施方式】
[0030]為了讓本發(fā)明的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖，做詳細(xì)的說(shuō)明。本發(fā)明說(shuō)明書提供不同的實(shí)施例來(lái)說(shuō)明本發(fā)明不同實(shí)施方式的技術(shù)特征。其中，實(shí)施例中的各元件的配置為說(shuō)明之用，并非用以限制本發(fā)明。且實(shí)施例中附圖標(biāo)號(hào)的部分重復(fù)，是為了簡(jiǎn)化說(shuō)明，并非意指不同實(shí)施例之間的關(guān)聯(lián)性。
[0031]本發(fā)明實(shí)施例提供一種集成電路裝置，其有關(guān)于一電容的配置方式。上述集成電路裝置于一芯片上電感元件(on-chip inductor)和基板之間的區(qū)域中設(shè)置一電容元件，且上述電容元件設(shè)置接地遮蔽金屬圖案(ground shield metal pattern)用以屏蔽芯片上電感元件的接地遮蔽金屬圖案的正下方。在本發(fā)明一些其他實(shí)施例中，上述電容可做為電源網(wǎng)絡(luò)(power net)的去親合電容(de-coupling capacitor)。
[0032]圖1為本發(fā)明一些實(shí)施例的一集成電路裝置500的俯視示意圖。在本發(fā)明一些實(shí)施例中，集成電路裝置500的主要元件包括一基板200、一電感250、多個(gè)金屬圖案300以及至少一電容(圖1未顯示)，上述電容會(huì)利用圖3?圖7加以說(shuō)明。如圖1所示，電感250和金屬圖案300為位于基板200上方的內(nèi)連線結(jié)構(gòu)(包括交互堆疊的多層金屬層和多層介電層)的部分元件。另外，為清楚顯示基板200、電感250和金屬圖案300彼此之間的位置關(guān)系，內(nèi)連線結(jié)構(gòu)中設(shè)置于電感250和金屬圖案300之間的不同層別的金屬層和介電層在此不予顯示。
[0033]在本發(fā)明一實(shí)施例中，基板200可為硅基板、鍺化硅(SiGe)基板、塊狀半導(dǎo)體(bulksemi conductor)基板、應(yīng)變半導(dǎo)體(strained semi conductor)基板、化合物半導(dǎo)體(compound semiconductor)基板、絕緣層上覆娃(SOI)基板或其他常用的半導(dǎo)體基板。另夕卜，在本發(fā)明實(shí)施例中，可將P型或η型不純物注入基板200中，以針對(duì)設(shè)計(jì)需要改變其導(dǎo)電類型。在本發(fā)明一些實(shí)施例中，基板200可包括一個(gè)或多個(gè)隔絕物，從基板200的一頂面延伸進(jìn)入部分基板200中。上述隔絕物可包括硅局部氧化物(L0C0S)或淺溝槽隔離物(STI)，其用以定義出基板200的主動(dòng)區(qū)(active reg1n)。
[0034]在本發(fā)明一實(shí)施例中，電感250設(shè)置于基板200上方。電感250是利用內(nèi)連線結(jié)構(gòu)的最頂層金屬層(Mtop)形成，或利用最頂層金屬層(Mtop)和頂層下一層金屬層(Mtop-1)形成。如圖1所不，電感250可包括實(shí)質(zhì)上彼此平行且同中心設(shè)置的一內(nèi)圈部分252和一外圈部分254。電感250的內(nèi)圈部分252和外圈部分254可通過(guò)一連接部分256彼此連接，且內(nèi)圈部分252和外圈部分254的形狀可包括圓形、四邊形或多邊形。當(dāng)電感250的內(nèi)圈部分252和外圈部分254利用內(nèi)連線結(jié)構(gòu)的最頂層金屬層(Mtop)形成時(shí)，上述連接部分256可由內(nèi)連線結(jié)構(gòu)的連接最頂層金屬層的介層孔插塞和頂層下一層金屬層(Mtop-1)形成。當(dāng)電感250的內(nèi)圈部分252和外圈部分254分別利用內(nèi)連線結(jié)構(gòu)的最頂層金屬層(Mtop)和頂層下一層金屬層(Mtop-1)形成時(shí)，上述連接部分256可由內(nèi)連線結(jié)構(gòu)的連接最頂層金屬層和和頂層下一層金屬層的介層孔插塞形成。
[0035]在本發(fā)明一實(shí)施例中，金屬圖案300設(shè)置于電感250的正下方，且金屬圖案300與電感250分別屬于內(nèi)連線結(jié)構(gòu)的不同的金屬層別，意即占據(jù)內(nèi)連線結(jié)構(gòu)的不同層金屬層。在本發(fā)明一些其他實(shí)施例中，金屬圖案300與電感250至少相隔兩層以上的金屬層。舉例來(lái)說(shuō)，當(dāng)內(nèi)連線結(jié)構(gòu)使用七層金屬層形成時(shí)，電感250可利用第七層金屬層(M7)及/或第六層金