13為本發(fā)明的半導(dǎo)體元件200的制作流程圖。先在基板210上蝕刻出槽狀結(jié)構(gòu)220，并且在槽狀結(jié)構(gòu)220的側(cè)壁710及底面740上以離子注入(1n implantat1n)的方式形成摻雜層221，亦可以選擇性地將底面740以光阻遮蔽，而僅在側(cè)壁710上形成摻雜層221，之后在摻雜層221及基板210的上表面212上形成光阻層720，并留下孔洞730使部分的上表面212露出(如圖7所示)。接著從孔洞730對基板210進行蝕刻，以形成槽狀結(jié)構(gòu)230 (如圖8所示)，并且在槽狀結(jié)構(gòu)230的側(cè)壁810與底面820上以離子注入的方式形成摻雜層231 (如圖9所示)，亦可以選擇性地將底面820遮蔽，而僅在側(cè)壁810上形成摻雜層231 ;將光阻層720去除后(如圖10所示)，再于基板210的上表面212及摻雜層221與摻雜層231的上方形成絕緣層1110 (如圖11所示)，之后再于絕緣層1110的上方形成導(dǎo)電層1210 (如圖12所不)，最后以化學(xué)機械研磨(Chemical-Mechanical Polishing, CMP)將上表面212上方的絕緣層1110及導(dǎo)電層1210去除(如圖13所示)，再制作接點224、接點225、接點234及接點235后，即形成如圖2所示的半導(dǎo)體元件200。如圖13所示，在槽狀結(jié)構(gòu)220中，摻雜層221、絕緣層222及導(dǎo)電層223實質(zhì)上平行于槽狀結(jié)構(gòu)220的側(cè)壁，由側(cè)壁往槽狀結(jié)構(gòu)220的中央依序排列；同理，在槽狀結(jié)構(gòu)230中，摻雜層231、絕緣層232及導(dǎo)電層233實質(zhì)上平行于槽狀結(jié)構(gòu)230的側(cè)壁，由側(cè)壁往槽狀結(jié)構(gòu)230的中央依序排列。
[0052]制作半導(dǎo)體元件500的流程與圖7至圖13所示的流程相似，差別在于，于圖7制作槽狀結(jié)構(gòu)220及摻雜層221之前，先在基板210制作較高濃度的摻雜層520，并且略過圖9的制作摻雜層231的步驟；另外，制作半導(dǎo)體元件600的流程與圖7至圖13所示的流程相似，差別在于略過圖9的制作摻雜層231的步驟。
[0053]請參閱圖14，其是本發(fā)明的半導(dǎo)體元件的制造方法的一實施例的流程圖。除前述的半導(dǎo)體元件外，本發(fā)明亦相對應(yīng)地揭露了一種半導(dǎo)體元件的制造方法，以該制作方法所制造出的半導(dǎo)體元件占用較小的基板面積。如圖14所示，本發(fā)明半導(dǎo)體元件的制造方法的一實施例包含下列步驟:
[0054]步驟S1405:提供基板?；蹇梢允荘型基板或是η型基板。當(dāng)制作半導(dǎo)體元件500時，此步驟還包括在基板上形成較高濃度的摻雜層，例如在P型基板上形成P+的摻雜層；
[0055]步驟S1410:在基板上形成第一槽狀結(jié)構(gòu)。此步驟藉由光罩及蝕刻技術(shù)，由基板表面向基板底部蝕刻出孔洞以形成第一槽狀結(jié)構(gòu)，但不穿透基板。第一槽狀結(jié)構(gòu)可以屬于陣列式槽狀結(jié)構(gòu)的一部分，或是槽溝式的結(jié)構(gòu)；
[0056]步驟S1420:在第一槽狀結(jié)構(gòu)形成第一摻雜層。第一槽狀結(jié)構(gòu)至少包含一側(cè)壁及一底面，此步驟至少在該側(cè)壁形成摻雜層，并且可選擇性地在底面形成該摻雜層，此摻雜層形成井狀結(jié)構(gòu)。摻雜層的摻雜類型可以與基板的摻雜類型相同或相異，在半導(dǎo)體元件500的實施例中，此摻雜層221的摻雜類型與基板510及具有較高濃度的摻雜層520的摻雜類型相異，以及在半導(dǎo)體元件600的實施例中，此摻雜層221的摻雜類型與基板610的摻雜類型相異，但是在半導(dǎo)體元件200的實施例中，此摻雜層221的摻雜類型可能與基板210的摻雜類型相同或相異；
[0057]步驟S1430:以一光阻層覆蓋該第一摻雜層及該基板的部分表面。接下來將在該基板上制作第二槽狀結(jié)構(gòu)，故先以光阻層定義出該第二槽狀結(jié)構(gòu)的面積及位置；
[0058]步驟S1440:于該基板上該光阻層未覆蓋的部分形成第二槽狀結(jié)構(gòu)。依據(jù)該光阻層的圖樣，在基板上蝕刻出另一孔洞以形成第二槽狀結(jié)構(gòu)；
[0059]步驟S1450:在第二槽狀結(jié)構(gòu)形成第二摻雜層。第二槽狀結(jié)構(gòu)至少包含一側(cè)壁及一底面，此步驟至少在該側(cè)壁形成摻雜層，而選擇性地在底面形成該摻雜層，此摻雜層形成井狀結(jié)構(gòu)。在半導(dǎo)體元件500及半導(dǎo)體元件600的實施例中，不需要執(zhí)行此步驟；在半導(dǎo)體元件200的實施例中，其中一種實施方式為，此摻雜層231與基板210的摻雜類型相同，但與摻雜層221的摻雜類型相異，此半導(dǎo)體元件可以用于如圖3所示的靜電放電防護電路310 ;另一種實施方式為，此摻雜層231與基板210及摻雜層221的摻雜類型相同，此半導(dǎo)體元件可以用于如圖4所示的靜電放電防護電路410 ；
[0060]步驟S1460:去除該光阻層；
[0061]步驟S1470:于該基板、該第一槽狀結(jié)構(gòu)及該第二槽狀結(jié)構(gòu)形成一絕緣層。在一實施例中，此絕緣層是半導(dǎo)體工藝中常見的氧化物，例如二氧化硅、氮化硅(Si3N4)或者是氮氧化物(Oxynitride)，但不以此為限。此絕緣層可以區(qū)分為在第一槽狀結(jié)構(gòu)中的第一絕緣層及在第二槽狀結(jié)構(gòu)中的第二絕緣層，第一絕緣層覆蓋第一摻雜層，而如果步驟S1450中有形成第二摻雜層，則第二絕緣層將覆蓋第二摻雜層(如半導(dǎo)體元件200的實施例)，否則第二絕緣層將覆蓋第二槽狀結(jié)構(gòu)的側(cè)壁及/或底面(如半導(dǎo)體元件500及半導(dǎo)體元件600的實施例)；
[0062]步驟S1480:于該基板、該第一槽狀結(jié)構(gòu)及第二槽狀結(jié)構(gòu)形成一導(dǎo)電層。導(dǎo)電層的材質(zhì)例如是銅、鎢、鋁、鋁銅合金、鎳、氮化鈦、鈦等金屬材料，但不以及為限。此導(dǎo)電層可以區(qū)分為在第一槽狀結(jié)構(gòu)中的第一導(dǎo)電層及在第二槽狀結(jié)構(gòu)中的第二導(dǎo)電層，第一導(dǎo)電層覆蓋第一絕緣層，第二導(dǎo)電層覆蓋第二絕緣層；
[0063]步驟S1490:去除該絕緣層及該導(dǎo)電層位于該第一槽狀結(jié)構(gòu)及第二槽狀結(jié)構(gòu)以外的部分。當(dāng)步驟S1470及步驟S1480完成時，絕緣層及導(dǎo)電層的狀態(tài)如圖12所示，要在第一摻雜層及第二摻雜層(如果有)上制作接點，必須先將基板表面的絕緣層及導(dǎo)電層去除，例如以化學(xué)機械研磨法磨除，使第一摻雜層于第一槽狀結(jié)構(gòu)開口的表面及/或第二摻雜層于第二槽狀結(jié)構(gòu)開口的表面露出；以及
[0064]步驟S1495:于第一摻雜層、第二摻雜層或基板、導(dǎo)電層上制作接點，完成后便如圖2、圖5或圖6所示。摻雜層或基板上的接點可以以一個通孔、通孔陣列或是通孔槽溝的型態(tài)制作。
[0065]本發(fā)明的槽狀結(jié)構(gòu)與公知技藝的直通硅晶穿孔(Through-Silicon Via, TSV)的差別在于，直通硅晶穿孔必須將基板底部磨除，使直通硅晶穿孔的導(dǎo)電層露出于基板的下表面，如此一來半導(dǎo)體元件可以與另一在y方向上相疊的半導(dǎo)體元件透過直通硅晶穿孔導(dǎo)通。相較之下，本發(fā)明的槽狀結(jié)構(gòu)毋需將基板的底部磨除，也就是說本發(fā)明的槽狀結(jié)構(gòu)的底面與基板相接，因此制作程序較直通硅晶穿孔來得精簡；僅管如此，若將本發(fā)明的半導(dǎo)體元件的基板底部磨除，亦不影響半導(dǎo)體元件的特性，尤其是對于形成靜電放電防護電路310及靜電放電防護電路410更是與基板底部不磨除時無異。
[0066]由于本技術(shù)領(lǐng)域的技術(shù)人員可藉由圖7至圖13的半導(dǎo)體元件的制作流程來了解圖14的方法發(fā)明的實施細(xì)節(jié)與變化，因此，為避免贅文，在不影響該方法發(fā)明的揭露要求及可實施性的前提下，重復(fù)的說明在此予以節(jié)略。請注意，前揭附圖中，元件的形狀、尺寸、比例以及步驟的順序等僅為示意，供本技術(shù)領(lǐng)域的技術(shù)人員了解本發(fā)明之用，非用以限制本發(fā)明。另外，本技術(shù)領(lǐng)域人士可