半導(dǎo)體元件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體元件及其制造方法，尤其涉及利用立體結(jié)構(gòu)的半導(dǎo)體元件來實(shí)作靜電放電(electrostatic discharge, ESD)防護(hù)電路，以節(jié)省電路面積的半導(dǎo)體元件及其制造方法。
【背景技術(shù)】
[0002]靜電放電防護(hù)在半導(dǎo)體領(lǐng)域是相當(dāng)重要的一門課題，尤其在半導(dǎo)體工藝日趨精密、線寬(line width)日益縮小的情況下,集成電路(Integrated Circuit, IC)受各種靜電放電的威脅就愈來愈大，諸如來自人體放電模式(Human-Body Model, HBM)、機(jī)器放電模式(Machine Model, MM)及兀件充電模式(Charged-Device Model, CDM)等威脅。請(qǐng)參閱圖1，其是公知靜電放電防護(hù)電路的電路圖。如圖所示，IC內(nèi)部的主要電路150透過輸入墊(pad)130與輸出墊140來與外部溝通，輸入墊130與輸出墊140分別連接靜電放電防護(hù)電路110與靜電放電防護(hù)電路120。靜電放電防護(hù)電路110由P型金屬氧化物半導(dǎo)體場效晶體管(MOSFET) 112及N型金屬氧化物半導(dǎo)體場效晶體管114串接而成，靜電放電防護(hù)電路120由P型金屬氧化物半導(dǎo)體場效晶體管122及N型金屬氧化物半導(dǎo)體場效晶體管124串接而成。此靜電放電防護(hù)電路的缺點(diǎn)是，金屬氧化物半導(dǎo)體場效晶體管所占的面積過大，而另一種以二極管所構(gòu)成的靜電放電防護(hù)電路也有相同的問題。

【發(fā)明內(nèi)容】

[0003]鑒于現(xiàn)有技術(shù)的不足，本發(fā)明的一目的在于提供一種半導(dǎo)體元件及其制造方法，使用立體結(jié)構(gòu)的半導(dǎo)體元件來實(shí)作靜電放電防護(hù)電路，因此可以減小靜電放電防護(hù)電路所消耗的電路面積。
[0004]本發(fā)明揭露了一種半導(dǎo)體元件，包含:一基板；一第一槽狀結(jié)構(gòu)，位于該基板，包含:一第一導(dǎo)電層；一第一摻雜層，其摻雜濃度高于該基板的摻雜濃度；以及一第一絕緣層，位于該第一導(dǎo)電層與該第一摻雜層之間；一第二槽狀結(jié)構(gòu)，位于該基板，與該第一槽狀結(jié)構(gòu)之間以該基板的一間隔部分作為間隔，包含:一第二導(dǎo)電層；一第二摻雜層，其摻雜濃度高于該基板的摻雜濃度；以及一第二絕緣層，位于該第二導(dǎo)電層與該第二摻雜層之間；一第一接點(diǎn)，連接該第一摻雜層；一第二接點(diǎn)，連接該第二摻雜層；以及一第三接點(diǎn)，連接該第二導(dǎo)電層；其中，該基板的該間隔部分形成一電阻，耦接該第一接點(diǎn)與該第二接點(diǎn)之間，該第二摻雜層、該第二絕緣層及該第二導(dǎo)電層形成一電容，耦接該第二接點(diǎn)與該第三接點(diǎn)之間。
[0005]本發(fā)明另揭露了一種半導(dǎo)體元件，包含:一基板；一第一槽狀結(jié)構(gòu)，位于該基板，包含:一第一導(dǎo)電層；一第一摻雜層，其摻雜濃度高于該基板的摻雜濃度；以及一第一絕緣層，位于該第一導(dǎo)電層與該第一摻雜層之間；一第二槽狀結(jié)構(gòu)，位于該基板，與該第一槽狀結(jié)構(gòu)之間以該基板的一間隔部分作為間隔，包含:一第二導(dǎo)電層；以及一第二絕緣層，位于該第二導(dǎo)電層與該基板之間；一第一接點(diǎn)，連接該第一槽狀結(jié)構(gòu)的該第一摻雜層；一第二接點(diǎn)，連接該基板的該間隔部分；以及一第三接點(diǎn)，連接該第二槽狀結(jié)構(gòu)的該第二導(dǎo)電層；其中，該基板的該間隔部分形成一電阻，耦接該第一接點(diǎn)與該第二接點(diǎn)之間，該基板、該第二絕緣層及該第二導(dǎo)電層形成一電容，稱接該第二接點(diǎn)與該第三接點(diǎn)之間。
[0006]本發(fā)明另揭露了一種半導(dǎo)體元件的制造方法，包含:提供一基板；在該基板上形成一第一槽狀結(jié)構(gòu)，該第一槽狀結(jié)構(gòu)至少包含一第一側(cè)壁；在該第一側(cè)壁形成一第一摻雜層；以一光阻層覆蓋該第一摻雜層及該基板的部分表面；于該基板上該光阻層未覆蓋的部分形成一第二槽狀結(jié)構(gòu)，該第二槽狀結(jié)構(gòu)至少包含一第二側(cè)壁；去除該光阻層；于該基板、該第一槽狀結(jié)構(gòu)及第二槽狀結(jié)構(gòu)形成一絕緣層，該絕緣層的一第一部分位于該第一槽狀結(jié)構(gòu)，并且覆蓋該第一摻雜層，該絕緣層的一第二部分位于該第二槽狀結(jié)構(gòu)；于該基板、該第一槽狀結(jié)構(gòu)及第二槽狀結(jié)構(gòu)形成一導(dǎo)電層，該導(dǎo)電層的一第一部分位于該第一槽狀結(jié)構(gòu)，并且覆蓋該第一絕緣層，該導(dǎo)電層的一第二部分位于該第二槽狀結(jié)構(gòu)，并且覆蓋該第二絕緣層；以及去除該絕緣層及該導(dǎo)電層位于該第一槽狀結(jié)構(gòu)及第二槽狀結(jié)構(gòu)以外的部分，使該第一摻雜層位于該第一槽狀結(jié)構(gòu)開口的表面露出。
[0007]本發(fā)明的半導(dǎo)體元件及其制造方法使用立體結(jié)構(gòu)的半導(dǎo)體元件來提供靜電放電防護(hù)電路所需的電子元件，例如二極管、電阻及電容等，因?yàn)樵撔╇娮釉源怪庇诨灞砻娴姆较蚺渲?，因此能夠大幅降低所消耗的面積，使基板的使用更有效率，并且進(jìn)一步縮小元件的尺寸。
[0008]有關(guān)本發(fā)明的特征、實(shí)作與功效，茲配合附圖作較佳實(shí)施例詳細(xì)說明如下。
【附圖說明】
[0009]圖1為公知靜電放電防護(hù)電路的電路圖；
[0010]圖2為本發(fā)明的半導(dǎo)體兀件的一實(shí)施例的橫截面圖；
[0011]圖3為本發(fā)明的靜電放電防護(hù)電路的一實(shí)施例的示意圖；
[0012]圖4為本發(fā)明的靜電放電防護(hù)電路的另一實(shí)施例的示意圖；
[0013]圖5為本發(fā)明的半導(dǎo)體元件的另一實(shí)施例的橫截面圖；
[0014]圖6為本發(fā)明的半導(dǎo)體兀件的另一實(shí)施例的橫截面圖；
[0015]圖7至圖13為本發(fā)明的半導(dǎo)體元件的制作流程圖；以及
[0016]圖14為本發(fā)明的半導(dǎo)體元件的制造方法的一實(shí)施例的流程圖。
[0017]其中，附圖標(biāo)記說明如下:
[0018]110、120、310、410 靜電放電防護(hù)電路
[0019]112,122 P型金屬氧化物半導(dǎo)體場效晶體管
[0020]114,124 N型金屬氧化物半導(dǎo)體場效晶體管
[0021]130、320 輸入墊
[0022]140 輸出墊
[0023]150、330 主要電路
[0024]200,500,600 半導(dǎo)體元件
[0025]210、510、610 基板
[0026]212、512、612 上表面
[0027]220、230、530、630 槽狀結(jié)構(gòu)
[0028]221、231、520 摻雜層
[0029]222、232、532、632 絕緣層
[0030]223、233、533、633 導(dǎo)電層
[0031]224、225、234、235、534、535、634、635 接點(diǎn)
[0032]240、250、260、270、540、640 虛線框選
[0033]312 二極管
[0034]314、414 電阻
[0035]316、416 電容
[0036]710、810 側(cè)壁
[0037]720 光阻層
[0038]730 孔洞
[0039]740、82O 底面
[0040]1110 絕緣層
[0041]1210 導(dǎo)電層
[0042]S1405 ?S1495 步驟
【具體實(shí)施方式】
[0043]以下說明內(nèi)容的技術(shù)用語參照本技術(shù)領(lǐng)域的習(xí)慣用語，如本說明書對(duì)部分用語有加以說明或定義，該部分用語的解釋以本說明書的說明或定義為準(zhǔn)。
[0044]本發(fā)明的揭露內(nèi)容包含半導(dǎo)體元件及其制造方法以及應(yīng)用于靜電放