er)之間能夠產(chǎn)生氧清除效應(yīng)(Oxygen scavenging effect),例如，錯(Zr)摻雜到氧化鉿(HfO2)中將產(chǎn)生高K介電層較小的晶界(grain boundary),這能夠使氧(Oxygen)原子很容易的擴(kuò)散到其中。在這樣的情況下，在退火過程中通過清除層很容易的將半導(dǎo)體器件中的氧原子清除掉。
[0027]下面將結(jié)合圖1A-1D對本發(fā)明所述半導(dǎo)體器件的制備方法進(jìn)行詳細(xì)描述。如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe、SiGeC、Ge 合金、GeAs、InAs、InP，以及其它II1- V或 II _ VI族化合物半導(dǎo)體。也是可選地，半導(dǎo)體襯底100可以包括外延層。半導(dǎo)體襯底100還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上硅(SOI)、或者絕緣體上SiGe (SGOI)的分層半導(dǎo)體。
[0028]半導(dǎo)體襯底100包括各種隔離結(jié)構(gòu)101，這些隔離部件可以包括不同結(jié)構(gòu)，并且由不同的處理技術(shù)來形成。例如隔離部件可以包括淺溝槽隔離部件(STI)。半導(dǎo)體襯底100還包括講。
[0029]半導(dǎo)體襯底100包括NMOS標(biāo)準(zhǔn)閾值電壓(NSVT)區(qū)域和PMOS標(biāo)準(zhǔn)閾值電壓(PSVT)區(qū)域，NMOS低閾值電壓(NLVT)區(qū)域和PMOS低閾值電壓(PLVT)區(qū)域、NMOS高閾值電壓(NHVT)區(qū)域和PMOS高閾值電壓(PHVT)區(qū)域。NMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的虛擬柵極結(jié)構(gòu)，所述虛擬柵極結(jié)構(gòu)包括柵極氧化層和虛擬柵極，以及柵極氧化物層和虛擬柵極兩側(cè)形成的柵極間隙壁，PMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的虛擬柵極結(jié)構(gòu)，所述虛擬柵極結(jié)構(gòu)包括柵極氧化層和虛擬柵極，以及柵極氧化物層和虛擬柵極兩側(cè)形成的柵極間隙壁，虛擬柵極的材料可以為多晶硅或者為氮化硅或者無定型碳，其中，虛擬柵極的材料優(yōu)選未摻雜的多晶硅，柵極間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者他們組合構(gòu)成。作為本實(shí)施例的一個優(yōu)化實(shí)施方式，所述間隙壁為氧化硅、氮化硅共同組成。半導(dǎo)體襯底100還包括位于NMOS虛擬柵極和PMOS虛擬柵極兩側(cè)的源漏區(qū)。
[0030]在半導(dǎo)體襯底100和虛擬柵極上方形成層間介電層102。實(shí)施化學(xué)機(jī)械研磨(CMP)工藝去除多余的層間介電層，使得露出虛擬柵極的虛擬柵極層。還可以采用其他的方式形成層間介電層以露出虛擬柵極的虛擬柵極層。
[0031]實(shí)施刻蝕工藝以去除NMOS區(qū)域和PMOS區(qū)域中的虛擬柵極和柵極氧化層保留位于虛擬柵極和柵極氧化層兩側(cè)的柵極間隙壁，以在NMOS區(qū)域和PMOS區(qū)域中形成金屬柵極溝槽。刻蝕工藝可以包括干法刻蝕、濕法刻蝕或者干法刻蝕和濕法刻蝕的組合。在去除虛擬柵極以露出半導(dǎo)體襯底的表面之后，也可以采用例如稀釋的氫氟酸或其他適合工藝以去除柵極氧化層，以完全露出半導(dǎo)體襯底的表面形成金屬柵極溝槽。
[0032]在層間介電層102上、柵極間隙壁上、金屬柵極溝槽的底部及層面上沉積形成界面層(IL)和高K (HK)介電層103。IL層的可以為熱氧化層、氮的氧化物層、化學(xué)氧化層或者其他適合的薄膜層?？梢圆捎肅VD、ALD或者PVD等適合的工藝形成界面層。界面層的厚度范圍為5埃至10埃。高K電介質(zhì)的材料可以選擇為但不限于LaO、BaZrO, A10、HfZrO,HfZrON, HfLaO, HfS1N, HfS1, LaS1, AlS1, HfTaO, HfT1, (Ba, Sr) T13 (BST)、A1203、Si3N4、氮氧化物或者其他適合的材料?？梢圆捎肅VD、ALD或者PVD等適合的工藝形成高K介電層。高K介電層的厚度范圍為10埃至30埃。
[0033]在高K介電層103上形成覆蓋層104，覆蓋層104的材料可以為La2O3、AL2O3、Ga2O3、In203、Mo0、Pt、Ru、TaCN0、Ir, TaC, MoN, WN, TixN1^x 或者其他適合的薄膜層?？梢圆捎?CVD、ALD或者PVD等適合的工藝形成覆蓋層。覆蓋層的厚度范圍為5埃至20埃。在本發(fā)明一具體實(shí)施例中，覆蓋層104為清除層，清除層有助于清除半導(dǎo)體器件中的氧原子。
[0034]如圖1B所示，去除NMOS高閾值電壓區(qū)域和PMOS高閾值電壓區(qū)域中的覆蓋層以露出高K介電層。
[0035]在覆蓋層104上形成掩膜層105，所述硬掩膜層為但不限于圖案化的光刻膠層，所述掩膜層105覆蓋低閾值電壓區(qū)域和標(biāo)準(zhǔn)閾值電壓區(qū)域露出NMOS高閾值電壓區(qū)域和PMOS高閾值電壓區(qū)域，根據(jù)掩膜層105去除NMOS高閾值電壓區(qū)域和PMOS高閾值電壓區(qū)域中的覆蓋層露出高K介電層。可以采用干法刻蝕去除該高K介電層，干法蝕刻工藝包括但不限于:反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻?；蛘?，可以采用濕法刻蝕去除該高K介電層，濕蝕刻法能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液。
[0036]去除所述掩膜層105，例如，采用灰化工藝去除所述圖案化的光刻膠層105，以露出低閾值電壓區(qū)域和標(biāo)準(zhǔn)閾值電壓區(qū)域中的覆蓋層。
[0037]如圖1C所示，對NMOS低閾值電壓區(qū)域和PMOS低閾值電壓區(qū)域執(zhí)行摻雜注入工藝，具體地，將氧清除劑注入到NMOS低閾值電壓區(qū)域和PMOS低閾值電壓區(qū)域中，所述氧清除劑的材料可以為T1、Al或者Hf等適合的材料，其中，對標(biāo)準(zhǔn)閾值電壓區(qū)域既不執(zhí)行摻雜注入工藝也不執(zhí)行覆蓋層的去除。所述氧清除劑注入的劑量以及能量均可以選擇本領(lǐng)域常用的范圍，在此不再贅述。
[0038]在本發(fā)明一具體實(shí)施例中，在半導(dǎo)體襯底100上形成掩膜層106，所述硬掩膜層可以為圖案化的光刻膠層，掩膜層106露出NMOS低閾值電壓區(qū)域和PMOS低閾值電壓區(qū)域覆蓋高閾值電壓區(qū)域和標(biāo)準(zhǔn)閾值電壓區(qū)域，以掩膜層106作為掩膜對NMOS低閾值電壓區(qū)域和PMOS低閾值電壓區(qū)域執(zhí)行氧清除劑的摻雜注入。
[0039]如圖1D所示，在所述氧清除劑注入摻雜之后執(zhí)行退火步驟，有助于產(chǎn)生氧清除效應(yīng)，所述退火步驟一般是將所述襯底置于高真空或高純氣體的保護(hù)下，加熱到一定的溫度進(jìn)行熱處理，在本發(fā)明所述高純氣體優(yōu)選為氮?dú)?，同時在反應(yīng)腔室內(nèi)通入一定量的氧氣，其中氧氣占氮?dú)饬康?%至3%，所述退火步驟的溫度為600-800°C，所述退火步驟時間為30-60，所述退火步驟的反應(yīng)壓強(qiáng)為I至20atm。
[0040]需要說明的，上述退出步驟的工藝參數(shù)僅僅是示例性的，并不局限與上述工藝參數(shù)，本領(lǐng)域技術(shù)人員還可以根據(jù)實(shí)際整體工藝和器件性能來選用適當(dāng)?shù)墓に嚄l件。
[0041]作為進(jìn)一步的優(yōu)選，在本發(fā)明中可以選用快速熱退火，具體地，可以選用以下幾種方式中的一種:脈沖激光快速退火、脈沖電子束快速退火、離子束快速退火、連續(xù)波激光快速退火以及非相干寬帶光源(如鹵燈、電弧燈、石墨加熱)快速退火等。本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行選擇，也并非局限于所舉示例。
[0042]在所述退火步驟之后，高閾值電壓區(qū)域器件中的界面層的厚度變的較厚、低閾值電壓區(qū)域器件中的界面層的厚度變的較薄、標(biāo)準(zhǔn)閾值電壓區(qū)域器件中的界面層的厚度不變?？梢酝ㄟ^調(diào)整退火步驟和摻雜注入步驟的工藝條件以實(shí)現(xiàn)所需的器件結(jié)構(gòu)。
[0043]在執(zhí)行退火步驟之后，去除剩余的覆蓋層104露出高K介電層103，在高K介電層上形成新的覆蓋層。
[0044]接著在新的覆蓋層上形成阻擋層、功函數(shù)金屬層和電極層，以形成金屬柵極，后續(xù)具體的工藝步驟對于本領(lǐng)域的技術(shù)人員來說是熟知的，在此就不詳細(xì)贅述。
[0045]參照圖2，為根據(jù)本發(fā)明一個實(shí)施方式制作具有后HK/后MG結(jié)構(gòu)的半導(dǎo)體器件的工藝流程圖，用于簡要