半導(dǎo)體芯片以及半導(dǎo)體封裝的制作方法
【專利說明】半導(dǎo)體芯片以及半導(dǎo)體封裝
[0001]相關(guān)申請(qǐng)的引用:
[0002]本申請(qǐng)以基于2014年3月12日申請(qǐng)的日本專利申請(qǐng)第2014 — 049393號(hào)的優(yōu)先權(quán)的利益為基礎(chǔ)，且尋求該利益而將其內(nèi)容整體通過引用包含于此。
技術(shù)領(lǐng)域
[0003]實(shí)施方式涉及半導(dǎo)體芯片以及半導(dǎo)體封裝。
【背景技術(shù)】
[0004]例如，在半導(dǎo)體封裝中，在將差動(dòng)信號(hào)輸入輸出至配置在半導(dǎo)體芯片的1單元區(qū)域上的焊盤電極(pad electrode)的情況下，需要將反相信號(hào)和同相信號(hào)輸入輸出至1單元區(qū)域上的不同的焊盤電極。
[0005]在想要從半導(dǎo)體芯片將差動(dòng)信號(hào)對(duì)的焊盤電極通過鍵合線(bonding wire)連接到半導(dǎo)體封裝基板的情況下，從半導(dǎo)體芯片的焊盤電極至封裝球?yàn)橹沟牟季€的距離在反相信號(hào)和同相信號(hào)之間不同，差動(dòng)信號(hào)的特性會(huì)惡化。

【發(fā)明內(nèi)容】

[0006]實(shí)施方式提供能夠提高差動(dòng)信號(hào)的差動(dòng)特性的半導(dǎo)體芯片以及半導(dǎo)體封裝。
[0007]實(shí)施方式提供一種半導(dǎo)體封裝，其中，該半導(dǎo)體封裝具備:
[0008]基底基板；以及
[0009]半導(dǎo)體芯片，被裝載在所述基底基板上，
[0010]所述半導(dǎo)體芯片具備:
[0011 ] 多個(gè)1單元區(qū)域，沿著所述半導(dǎo)體芯片的邊被配置為一列，所述多個(gè)1單元區(qū)域設(shè)置有差動(dòng)電路；
[0012]同相用焊盤電極，與所述差動(dòng)電路的同相端子電連接，被配置在所述1單元區(qū)域的上方；以及
[0013]反相用焊盤電極，與所述差動(dòng)電路的反相端子連接，被配置在所述1單元區(qū)域的上方，
[0014]在所述1單元區(qū)域之中的第一 1單元區(qū)域的上方配置的第一同相用焊盤電極和第一反相用焊盤電極的第一組中，所述第一同相用焊盤電極和所述第一反相用焊盤電極被配置為位于沿著所述半導(dǎo)體芯片的所述邊的第一列，
[0015]在所述1單元區(qū)域之中的第二 1單元區(qū)域的上方配置的第二同相用焊盤電極和第二反相用焊盤電極的第二組中，所述第二同相用焊盤電極和所述第二反相用焊盤電極被配置為位于沿著所述半導(dǎo)體芯片的所述邊的第二列。
[0016]此外實(shí)施方式提供一種半導(dǎo)體芯片，該半導(dǎo)體芯片裝載在基底基板上，其中，該半導(dǎo)體芯片具備:
[0017]多個(gè)1單元區(qū)域，沿著所述半導(dǎo)體芯片的邊被配置為一列，所述多個(gè)1單元區(qū)域設(shè)置有差動(dòng)電路；
[0018]同相用焊盤電極，與所述差動(dòng)電路的同相端子電連接，被配置在所述1單元區(qū)域的上方；以及
[0019]反相用焊盤電極，與所述差動(dòng)電路的反相端子連接，被配置在所述1單元區(qū)域的上方，
[0020]在所述1單元區(qū)域之中的第一 1單元區(qū)域的上方配置的第一同相用焊盤電極和第一反相用焊盤電極的第一組中，所述第一同相用焊盤電極和所述第一反相用焊盤電極被配置為位于沿著所述半導(dǎo)體芯片的所述邊的第一列，
[0021]在所述1單元區(qū)域之中的第二 1單元區(qū)域的上方配置的第二同相用焊盤電極和第二反相用焊盤電極的第二組中，所述第二同相用焊盤電極和所述第二反相用焊盤電極被配置為位于沿著所述半導(dǎo)體芯片的所述邊的第二列。
[0022]根據(jù)實(shí)施方式，能夠提供能夠提高差動(dòng)信號(hào)的差動(dòng)特性的半導(dǎo)體芯片以及半導(dǎo)體封裝。
【附圖說明】
[0023]圖1是表示第一實(shí)施方式所涉及的半導(dǎo)體封裝100的結(jié)構(gòu)的一例的俯視面。
[0024]圖2是表示對(duì)圖1所示的半導(dǎo)體封裝100的區(qū)域F進(jìn)行了關(guān)注的結(jié)構(gòu)的一例的俯視面。
[0025]圖3是表示圖2所示的各1單元區(qū)域的差動(dòng)放大電路和焊盤電極之間的連接關(guān)系的一例的俯視面。
[0026]圖4是表示圖3所示的第一差動(dòng)放大電路Al的電路結(jié)構(gòu)的一例的電路圖。
[0027]圖5是表示對(duì)圖2的1單元區(qū)域上的金屬層和焊盤電極進(jìn)行了關(guān)注的結(jié)構(gòu)的一例的俯視面。
[0028]圖6是以沿著圖5的第一列Yl的線切開后的區(qū)域的剖面圖。
[0029]圖7是以沿著圖5的第二列Y2的線切開后的區(qū)域的剖面圖。
[0030]圖8是對(duì)圖1所示的半導(dǎo)體封裝100的區(qū)域F進(jìn)行了關(guān)注的結(jié)構(gòu)的其他例的俯視面。
[0031]圖9是表示圖8所示的各1單元區(qū)域的差動(dòng)放大電路和焊盤電極之間的連接關(guān)系的一例的俯視面。
[0032]圖10是表示對(duì)圖8的1單元區(qū)域上的金屬層和焊盤電極進(jìn)行了關(guān)注的結(jié)構(gòu)的一例的俯視面。
[0033]圖11是以沿著圖10的第二列Y2的線切開后的區(qū)域的剖面圖。
【具體實(shí)施方式】
[0034]遵從實(shí)施方式的半導(dǎo)體封裝具備基底基板。半導(dǎo)體封裝具備被裝載在所述基底基板上的半導(dǎo)體芯片。
[0035]所述半導(dǎo)體芯片具備核心區(qū)域，該核心區(qū)域被配置在中央部，且設(shè)置有內(nèi)部電路。半導(dǎo)體芯片具備多個(gè)1單元區(qū)域，該多個(gè)1單元區(qū)域沿著所述半導(dǎo)體芯片的邊被配置為一列，且設(shè)置有差動(dòng)電路。半導(dǎo)體芯片具備同相用焊盤電極，該同相用焊盤電極與所述差動(dòng)電路的同相端子電連接，且被配置在所述1單元區(qū)域的上方。半導(dǎo)體芯片具備反相用焊盤電極，該反相用焊盤電極與所述差動(dòng)電路的反相端子連接，且被配置在所述1單元區(qū)域的上方。
[0036]在所述1單元區(qū)域之中的第一 1單元區(qū)域的上方配置的第一同相用焊盤電極和第一反相用焊盤電極的第一組中，所述第一同相用焊盤電極和所述第一反相用焊盤電極被配置為位于沿著所述半導(dǎo)體芯片的所述邊的第一列。
[0037]在所述1單元區(qū)域之中的第二 1單元區(qū)域的上方配置的第二同相用焊盤電極和第二反相用焊盤電極的第二組中，所述第二同相用焊盤電極和所述第二反相用焊盤電極被配置在位于沿著所述半導(dǎo)體芯片的所述邊的第二列。
[0038]以下，基于【附圖說明】實(shí)施方式。
[0039]【第一實(shí)施方式】
[0040]圖1是表示第一實(shí)施方式所涉及的半導(dǎo)體封裝100的結(jié)構(gòu)的一例的俯視面。此外，圖2是表示對(duì)圖1所示的半導(dǎo)體封裝100的區(qū)域F進(jìn)行了關(guān)注的結(jié)構(gòu)的一例的俯視面。此夕卜，圖3是表示圖2所示的各1單元區(qū)域的差動(dòng)放大電路和焊盤電極之間的連接關(guān)系的一例的俯視面。
[0041]另外，在圖1中，省略了封裝樹脂、焊盤電極、鍵合線(bonding wire)、鍵合插腳(bonding finger)。
[0042]如圖1所示，半導(dǎo)體封裝100具備半導(dǎo)體芯片I和基底基板2。
[0043]基底基板2例如由絕緣性的材料構(gòu)成，在其上表面能夠裝載半導(dǎo)體芯片I。另外，在該基底基板2上，半導(dǎo)體芯片I被封裝樹脂(未圖示)封裝。此外，在該基底基板2的下表面配置了作為半導(dǎo)體封裝100的外部端子而發(fā)揮作用的焊球(未圖示)。
[0044]該焊球通過被設(shè)置在基底基板2內(nèi)的內(nèi)部布線、和被設(shè)置在基底基板2的表面的基板布線等，與后述的鍵合插腳(未圖示)電連接。
[0045]此外，半導(dǎo)體芯片I被裝載在基底基板2上的中央部。該半導(dǎo)體芯片I例如通過樹脂等而被粘結(jié)在基底基板2上。
[0046]該半導(dǎo)體芯片I例如如圖1、圖2所示，具備核心區(qū)域lx、多個(gè)1單元區(qū)域(第一至第三1單元區(qū)域101、102、103)、同相用焊盤電極(第一至第三同相用焊盤電極P1、P2、P3)、以及反相用焊盤電極(第一至第三反相用焊盤電極N1、N2、N3)。核心區(qū)域Ix被配置在半導(dǎo)體芯片I的中央部，設(shè)置有內(nèi)部電路(圖1)。
[0047]此外，多個(gè)1單元區(qū)域(第一至第三1單元區(qū)域101、102、103)在核心區(qū)域Ix的周邊，沿著半導(dǎo)體芯片I的邊Ia被配置為一列(圖1、圖2)。
[0048]例如，如圖2所示，第二 1單元區(qū)域102經(jīng)由邊界Z1，與第一 1單元區(qū)域1l鄰接。
[0049]此外，第三1單元區(qū)域103經(jīng)由邊界Z2，與第二 1單元區(qū)域102鄰接。
[0050]此外，如后述那樣，多個(gè)1單元區(qū)域101、102、103分別設(shè)置有差動(dòng)放大電路(差動(dòng)電路)(圖3)。另外，多個(gè)1單元區(qū)域101、102、103具有包含差動(dòng)放大電路在內(nèi)的類似的電路結(jié)構(gòu)。在此所說的類似性是指各1單元區(qū)域除了布線層之外具有相同的電路結(jié)構(gòu)的特征。
[00