減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法。
【背景技術(shù)】
[0002]半導(dǎo)體制造主要是在硅襯底的晶片器件面上生長器件，比如金屬氧化物半導(dǎo)體場效應(yīng)晶體管器件結(jié)構(gòu)包括有源區(qū)、源極、漏極和柵極，其中，所述有源區(qū)位于半導(dǎo)體硅襯底中，所述柵極位于有源區(qū)上方，所述柵極兩側(cè)的有源區(qū)中進行離子注入形成源極和漏極，柵極下方具有導(dǎo)電溝道，所述柵極和導(dǎo)電溝道之間有柵極電介質(zhì)層。根據(jù)離子注入的不同類型，可以分成空穴型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PMOS)和電子型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS)。
[0003]嵌入式鍺硅(e-SiGe)被廣泛應(yīng)用于先進CMOS技術(shù)中，以增加溝道區(qū)中的額外的抗壓應(yīng)力，從而明顯改善PMOS器件的性能。無論是對于單獨制程還是綜合制程，嵌入式鍺硅工藝都仍存在諸多挑戰(zhàn)，比如單獨制程中的高Ge%、缺陷控制等等問題以及綜合制程中的應(yīng)力鄰近效應(yīng)、e-SiGe形狀、熱兼容等等問題。
[0004]特別是，本領(lǐng)域中需要考慮的一項重要因素就是鍺硅外延品質(zhì)。
[0005]鍺硅會由于非選擇性而生長于SiN或者氧化物的硬掩模的頂部，從而形成一些球狀鍺硅缺陷，如圖2a中所示的球狀鍺硅缺陷208。這樣的缺陷很難被移除。需要注意的是，如果無法很好地消除這類球狀鍺硅缺陷，將極大地影響整個生產(chǎn)過程的產(chǎn)品良率。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)中的上述問題，本發(fā)明提出了一種新穎的減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法。特別是，本發(fā)明的發(fā)明人發(fā)現(xiàn)了整個鍺硅源漏區(qū)外延工藝中的一些材料和工藝特性并對之加以合理的利用，從而可以有效消除該外延工藝過程中產(chǎn)生的不期望的球狀鍺硅缺陷，提高產(chǎn)品良率和生產(chǎn)效率。
[0007]具體地，本發(fā)明提供了一種減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法，包括:
[0008]a.在半導(dǎo)體基板上的源極區(qū)或漏極區(qū)的凹槽中沉積鍺硅膜層，其中所述鍺硅膜層包括基板上沉積的第一鍺硅膜層和所述第一鍺硅膜層上沉積的第二鍺硅膜層，且所述源極區(qū)或漏極區(qū)的凹槽的側(cè)邊具有柵極；
[0009]b.在上述步驟a所形成的結(jié)構(gòu)的表面上沉積一蓋層；以及
[0010]c.在氯化氫氣體的氣氛中進行化學(xué)烘烤。
[0011]較佳地，在上述的方法中，在所述步驟c之后，該方法進一步包括:d.將上述步驟b和步驟c重復(fù)執(zhí)行一次或多次。
[0012]較佳地，在上述的方法中，所述第一鍺硅膜層是低濃度鍺硅膜層且所述第二鍺硅膜層是高濃度鍺硅膜層，其中，在所述步驟a中，利用GeH4和SiH4來沉積所述高濃度鍺硅膜層。
[0013]較佳地，在上述的方法中，所述柵極是多晶硅柵極。
[0014]較佳地，在上述的方法中，在所述步驟a之前，該方法還包括:在氫氣和氯化氫氣體的氣氛中進行烘烤，以去除所述硅基板的表面上的氧化物。
[0015]較佳地，在上述的方法中，所述柵極的周圍形成有側(cè)墻且所述柵極的上方形成有硬掩模，其中通過所述步驟b?c去除沉積高濃度鍺硅膜層的過程中在所述硬掩模的頂部上形成的球狀鍺硅顆粒。
[0016]較佳地，在上述的方法中，所述硬掩模為SiN或者氧化物。
[0017]較佳地，在上述的方法中，在所述步驟a中，沉積高濃度鍺硅膜層的沉積溫度被控制在300°C至900°C之間。
[0018]較佳地，在上述的方法中，所述蓋層是硅蓋層，且在所述步驟b中，沉積硅蓋層的沉積溫度被控制在300°C至900°C之間。
[0019]較佳地，在上述的方法中，在所述步驟c中，氯化氫氣體的流速為2標況毫升每分至I標況升每分之間，且烘烤溫度被控制在300°C至900°C之間。
[0020]應(yīng)當理解，本發(fā)明以上的一般性描述和以下的詳細描述都是示例性和說明性的，并且旨在為如權(quán)利要求所述的本發(fā)明提供進一步的解釋。
【附圖說明】
[0021]包括附圖是為提供對本發(fā)明進一步的理解，它們被收錄并構(gòu)成本申請的一部分，附圖示出了本發(fā)明的實施例，并與本說明書一起起到解釋本發(fā)明原理的作用。附圖中:
[0022]圖1示出了本發(fā)明的基本步驟的流程圖。
[0023]圖2a示出了執(zhí)行本發(fā)明方法的步驟101之后所形成的半導(dǎo)體結(jié)構(gòu)。
[0024]圖2b示出了執(zhí)行本發(fā)明方法的步驟102之后所形成的半導(dǎo)體結(jié)構(gòu)。
[0025]圖2c示出了執(zhí)行本發(fā)明方法的步驟103之后所形成的半導(dǎo)體結(jié)構(gòu)。
[0026]圖2d和圖2e示出了步驟102和步驟103的一次重復(fù)的情況。
[0027]附圖標記說明:
[0028]200半導(dǎo)體結(jié)構(gòu)
[0029]201半導(dǎo)體基板
[0030]202源極區(qū)或漏極區(qū)的凹槽
[0031]203 柵極
[0032]204 側(cè)墻
[0033]204-1 第一部分
[0034]204-2 第二部分
[0035]205硬掩模
[0036]206低濃度鍺硅膜層
[0037]207高濃度鍺硅膜層
[0038]208球狀鍺硅缺陷
[0039]209-1、209-2 硅蓋層
【具體實施方式】
[0040]現(xiàn)在將詳細參考附圖描述本發(fā)明的實施例?，F(xiàn)在將詳細參考本發(fā)明的優(yōu)選實施例，其示例在附圖中示出。在任何可能的情況下，在所有附圖中將使用相同的標記來表示相同或相似的部分。此外，盡管本發(fā)明中所使用的術(shù)語是從公知公用的術(shù)語中選擇的，但是本發(fā)明說明書中所提及的一些術(shù)語可能是申請人按他或她的判斷來選擇的，其詳細含義在本文的描述的相關(guān)部分中說明。此外，要求不僅僅通過所使用的實際術(shù)語，而是還要通過每個術(shù)語所蘊含的意義來理解本發(fā)明。
[0041]傳統(tǒng)的鍺硅源漏區(qū)(源極區(qū)或漏極區(qū))外延工藝主要包括三個步驟:首先，烘烤以去除該硅基板的表面上的原生氧化物；其次，沉積鍺硅膜層；最后，沉積硅蓋層。但，如以上已討論的，現(xiàn)有技術(shù)的這種工藝無法應(yīng)對在SiN或者氧化物的硬掩模的頂部生長球狀鍺硅缺陷的問題，即現(xiàn)有技術(shù)沒有很好的技術(shù)手段來去除硬掩模頂部生產(chǎn)的球狀鍺硅缺陷。
[0042]圖1示出了本發(fā)明的基本步驟的流程圖。如圖1所述，本發(fā)明的減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法100主要包括以下步驟:
[0043]步驟101:在半導(dǎo)體基板(例如圖2中所示的半導(dǎo)體基板201)上的源極區(qū)或漏極區(qū)的凹槽(例如圖2中所示的凹槽202)中沉積鍺硅膜層，其中該鍺硅膜層包括基板上沉積的第一鍺硅膜層(例如圖2中的低濃度鍺硅膜層206)和所述第一鍺硅膜層上外延生長以填充該凹槽的第二鍺硅膜層(例如圖2中的高濃度鍺硅膜層207)，且該源極區(qū)或漏極區(qū)的凹槽的側(cè)邊具有柵極(例如圖2中的柵極203)；
[0044]步驟102:在上述步驟101所形成的結(jié)構(gòu)的表面上沉積一蓋層(例如圖2中所示的蓋層209-1和209-2);以及
[0045]步驟103:在氯化氫氣體的氣氛中進行化學(xué)烘烤。
[0046]較佳地，該方法100可以在步驟103之后進一步包括:
[0047]步驟104:將上述步驟102和步驟103重復(fù)執(zhí)行一次或多次。
[0048]以下結(jié)合圖2a?圖2e來更詳細地討論本發(fā)明的減少鍺硅源漏區(qū)外延工藝中的顆粒缺陷的方法100。
[0049]圖2a示出了執(zhí)行本發(fā)明方法的步驟101之后所形成的半導(dǎo)體結(jié)構(gòu)200。如圖所述，半導(dǎo)體基板201上形成有源極區(qū)或漏極區(qū)的凹槽202。該半導(dǎo)體