用于射頻應(yīng)用的包括mems器件的可變電容器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明實施例一般地涉及用于射頻(RF)和微波應(yīng)用的可變電容器。
【背景技術(shù)】
[0002]隨著半導(dǎo)體尺寸不斷減小，耦合到半導(dǎo)體的微機電系統(tǒng)(MEMS)的尺寸也不斷減小。MEMS器件可以用于微型繼電器開關(guān)、電容開關(guān)、非易失性存儲組件以及許多其他應(yīng)用中。MEMS器件具有懸掛結(jié)構(gòu)，該懸掛結(jié)構(gòu)在至少兩個位置之間移動，以改變阻礙連續(xù)電流或交變電流流動的電阻抗。
[0003]MEMS器件可以用互補金屬氧化物半導(dǎo)體(CMOS)器件構(gòu)建。MEMS器件通過與半導(dǎo)體制造廠中那些處理步驟類似的處理步驟來制作，并因此可以在晶圓尺度下成本高效地制造。MEMS器件中出現(xiàn)的一些問題包括不利的容性耦合、串聯(lián)電感和損耗。MEMS器件可以布置在單元或位單元中，一起形成數(shù)字式可變電容(DVC)。DVC可以以二進制方式控制，以產(chǎn)生范圍從Cmin到Cmax的RF電容?？梢詫⒃S多小的MEMS開關(guān)組合在一個腔內(nèi)，同時將它們致動。位組通過組合多個單元產(chǎn)生，例如具有開關(guān)數(shù)的2倍、4倍、8倍等，或者用部分單元產(chǎn)生，例如僅具有單元中開關(guān)數(shù)的1/2、1/4或1/8。
[0004]DVC的電容可以定制以獲得特定的電容。為了獲得定制的電容，可以定制制作位單元以實現(xiàn)希望的電容。獲得希望電容的一種方式是定制設(shè)計每個單元僅具有產(chǎn)生所需RF電容所需要的數(shù)量的開關(guān)，例如這些部分單元僅包含完整單元的開關(guān)數(shù)的1/2、1/4、1/8等。與標(biāo)準(zhǔn)單元相比，這些部分單元的控制線的容性負載也因此按比例減小。
[0005]通常，在控制電極與CMOS驅(qū)動器之間需要大值隔離電阻，以確保控制電極是RF浮動的，這保證了 RF電流不流入CMOS驅(qū)動器，否則會損害Q。為了實現(xiàn)這一點，該隔離電阻的阻抗在整個RF頻率范圍(0.5…3.5GHz)內(nèi)必須比控制電極到可移動MEMS組件的阻抗大數(shù)個數(shù)量級。隔離電阻的典型值范圍從100K奧姆到1M奧姆。因為這些部分單元在控制電極和可移動MEMS組件之間具有更低的電容，所以為實現(xiàn)相同的RF性能需要更大值的隔離電阻。這些增大了的隔離電阻表現(xiàn)出更高的寄生電容，使得CMOS控制電路難以將這些部分單元的動態(tài)性能與完整單元匹配。
[0006]所以，需要提供具有希望的電容而沒有寄生電容的DVC。

【發(fā)明內(nèi)容】

[0007]本公開實施例提供了一種用于改變DVC單元的RF電容而不影響MEMS單元的機械性能的方法。每個單元具有與RF電容無關(guān)的相同的控制電容。這使得每個單元可以采用相同的、RFIiL所要求的隔離電阻，并且因此使每個單元具有相同的寄生電容。這使得CMOS控制電路可以優(yōu)化并且使單元的動態(tài)性能可以匹配。所以，數(shù)個電容范圍(不同的部件號或產(chǎn)品)可以重用相同的控制器電路。此外，可以實現(xiàn)對最終的最小電容和最大電容的調(diào)節(jié)，以使工藝偏差圍繞規(guī)格限制，從而使良率最大化。最后，可以采用通用的電容數(shù)組并進行后續(xù)調(diào)節(jié)以便快速響應(yīng)用戶要求，節(jié)省新產(chǎn)品開發(fā)時間。
[0008]在一個實施例中，可變電容器包括:襯底；布置在所述襯底上的一個或多個接合焊盤；布置在所述襯底上并耦合到所述一個或多個接合焊盤的第一單元；和布置在所述襯底上并耦合到所述一個或多個接合焊盤的第二單元。第一單元具有第一端和第二端并且包括:耦合到一個或多個接合焊盤和第一單元的第一端的RF電極；布置在所述RF電極上的多個MEMS器件，每個MEMS器件具有第一端和第二端并且每個MEMS器件布置在所述RF電極上；和耦合到每個MEMS器件的第一端和第二端并且耦合到所述第一單元的第二端的一個或多個接地電極。第二單元具有第一端和第二端并且包括:耦合到一個或多個接合焊盤的RF電極；布置在所述RF電極上的多個MEMS器件，每個MEMS器件具有第一端和第二端并且少于全部的所述MEMS器件布置在所述RF電極上；和耦合到每個MEMS器件的第一端和第二端并且耦合到第一個單元的第二端的一個或多個接地電極。
[0009]在另一個實施例中，可變電容器包括:襯底；布置在所述襯底上的一個或多個接合焊盤；布置在所述襯底上并且耦合到所述一個或多個接合焊盤的第一單元；和布置在所述襯底上并且耦合到所述第一或第二接合焊盤的第二單元。所述第一單元具有第一電容、第一端和第二端并且包括:耦合到所述一個或多個接合焊盤和第一單元的第一端的RF電極；布置在所述RF電極上的第一多個MEMS器件，每個MEMS器件具有第一端和第二端；和耦合到每個MEMS器件的第一端和第二端以及第一單元的第二端的一個或多個接地電極。第二單元具有小于第一電容的第二電容、第一端和第二端并且包括:耦合到一個或多個接合焊盤的RF電極；布置在RF電極上的第二多個MEMS器件，每個MEMS器件具有第一端和第二端；和耦合到每個MEMS器件的第一端和第二端以及第一單元的第二端的一個或多個接地電極。所述第二多個MEMS器件等于所述第一多個MEMS器件。
[0010]在另一個實施例中，可變電容包括:襯底；布置在所述襯底上的一個或多個接合焊盤；布置在所述襯底上的第一單元；和布置在所述襯底上并且耦合到一個或多個接合焊盤的第二單元。第一單元具有第一端和第二端并且包括:耦合到所述一個或多個接合焊盤和第一單元的第一端的RF電極，所述RF電極具有第一長度；布置在所述RF電極上多個MEMS器件，每個MEMS器件具有第一端和第二端；和耦合到每個MEMS器件并且耦合到第一單元的第二端的一個或多個接地電極。所述第二單元具有第一端和第二端并且包括:耦合到所述一個或多個接合焊盤的RF電極，所述RF電極具有小于第一長度的第二長度；布置在所述RF電極上的多個MEMS器件，每個MEMS器件具有第一端和第二端；和耦合到每個MEMS的第一端和第二端并且耦合到第一單元的第二端的一個或多個接地電極。所述第一單元和所述第二單元具有基本相同體積的腔。
【附圖說明】
[0011]為使本發(fā)明的上述特征有更清楚的理解，以下參照實施例詳細說明本發(fā)明。部分實施例以附圖示出，但應(yīng)當(dāng)注意，附圖僅示出了本發(fā)明的典型實施例，不應(yīng)被解釋為對本發(fā)明范圍的限制，本發(fā)明應(yīng)包括其他等效實施方式。
[0012]圖1是根據(jù)一個實施例的MEMS器件的截面不意圖。
[0013]圖2是根據(jù)一個實施例的單元的示意圖。
[0014]圖3表示根據(jù)一個實施例的具有圍繞公共RF焊球排列的多個DVC單元的一個示例器件。
[0015]圖4表示根據(jù)一個實施例的具有調(diào)節(jié)后的RF線的DVC單元。
[0016]為了有助于理解，在可能的情況下，相同的附圖標(biāo)記表示在各個圖中共有的相同組件。應(yīng)當(dāng)理解，在一個實施例中公開的組件可以有利地用在其他實施例中而無需具體說明。
【具體實施方式】
[0017]本公開實施例提供了一種用于改變DVC單元的RF電容而不影響MEMS單元的機械性能的方法。每個單元具有與RF電容無關(guān)的相同的控制電容。這使得每個單元可以采用相同的、RF工作所要求的隔離電阻，并且因此使每個單元具有相同的寄生電容。這使得CMOS控制電路可以優(yōu)化并且使單元的動態(tài)性能可以匹配。
[0018]本公開實施例允許部分單元設(shè)計成與全長單元完全相同，但具有降低了的RF電容，以實現(xiàn)二進制變化。RF線以上的可移動MEMS組件被設(shè)計為全長單元并且在被致動時與標(biāo)準(zhǔn)全長單元的機械行為相同，這是因為致動電極的控制電容不被影響。因此更容易匹配每個單個單元的動態(tài)行為。另一個益處是，通過僅僅一次掩模變化來改變DVC數(shù)組中每個單元的RF線就可以改變DVC數(shù)組的總RF電容。這使得能夠在工藝流程中相當(dāng)晚的階段通過選擇合適的掩模來對具有不同RF電容的多種產(chǎn)品采用相同的CMOS晶圓。
[0019]圖1是根據(jù)一個實施例的MEMS器件100的截面示意圖。通過形成接地電極104A、104E，控制/拉入(pull-1n)電極104BU04D和RF電極104C，來制作MEMS器件100。應(yīng)當(dāng)理解，雖然示出了兩個接地電極104A、104E和兩個控制電極104B、104D，但可以使用單一的接地電極和單一的控制電極。襯底102可以包括單層材料，如用于獨立的MEMS器件的基于半導(dǎo)體的襯底；或者一般性地為多層結(jié)構(gòu)，例如在后端(back end of the line，BE0L)工藝中生產(chǎn)的。在一個實施例中，襯底102可以包括CMOS襯底?？梢杂糜陔姌O104A至104E的合適材料包括常用于BEOL工藝中的導(dǎo)電材料，如銅、鋁、鈦、鉭、鎢、氮化鈦、氮化鋁、氮化鎢及其組合。電極104A至104E可以通過如物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、電鍍和原子層沉積(ALD)等公知的沉積方法，以及如蝕刻和公知雙鑲嵌(dual damascene)處理步驟等公知的圖案化方法形成?？刂齐姌O104B、104D將作為拉入電極，移動開關(guān)組件到鄰近RF電極104C的位置。
[0020]在電極104A至104E上沉積薄介電層106，然后圖案化薄介電層106以暴露接地電極104A、104E?？梢杂糜诒〗殡妼?06的合適材料包括氮化硅、碳化硅、氧化硅、氧化鋁、氮氧化硅，以及其他適合用于CMOS器件中的介電材料。介電層106可以通過包括CVD和ALD的公知的沉積方法沉積。薄介電層106是有用的，