顯影處理，以在PR層中形成通孔 圖案；以圖案化的PR層為掩膜，依次蝕刻BARC層、ODL層和氧化物硬掩膜層204b，在氧化 物硬掩膜層204b中形成通孔圖案；采用灰化等工藝去除圖案化的PR層、BARC層和ODL層。 最后，以在其中形成全部所需通孔圖案的氧化物硬掩膜層204b為掩膜，蝕刻金屬硬掩膜層 204a，完成第一開口 205的制作。
[0037] 接著，如圖2C所示，以具有第一開口 205的硬掩膜層204為掩膜，依次蝕刻緩沖層 203和多孔低k介電層202,直至露出蝕刻停止層201。采用各向異性的干法蝕刻工藝實施 所述蝕刻，所述蝕刻結束后在多孔低k介電層202中形成連通所述前端器件的銅金屬互連 結構的通孔207a。
[0038] 接著，如圖2D所示，在硬掩膜層204中形成第二開口 206,以露出下方的緩沖層 203。所述第二開口 206對應連通所述前端器件的銅金屬互連結構的溝槽部分的圖案，其可 以包括多個具有不同特征尺寸的圖形。
[0039] 根據(jù)所需形成的圖形的情況，需兩次或多次實施所述溝槽圖案的構圖過程，每次 實施均包括以下步驟：在氧化物硬掩膜層204b上依次形成另一 ODL層、另一 BARC層和另一 PR層；對另一 PR層進行光刻、顯影處理，以在另一 PR層中形成溝槽圖案；以圖案化的另一 PR層為掩膜，依次蝕刻另一 BARC層、另一 ODL層和氧化物硬掩膜層204b，在氧化物硬掩膜 層204b中形成溝槽圖案；采用灰化等工藝去除圖案化的另一PR層、另一BARC層和另一 ODL 層。最后，以在其中形成全部所需溝槽圖案的氧化物硬掩膜層204b為掩膜，蝕刻金屬硬掩 膜層204a，完成第二開口 206的制作。
[0040] 接著，如圖2E所示，以具有第二開口 206的硬掩膜層204為掩膜，依次蝕刻緩沖層 203和多孔低k介電層202,采用各向異性的干法蝕刻工藝實施所述蝕刻，所述蝕刻結束后 在多孔低k介電層202中形成連通所述前端器件的銅金屬互連結構的溝槽207b。
[0041] 接下來，去除通過通孔207a露出的蝕刻停止層201，以使所述銅金屬互連結構與 所述前端器件連通。在本實施例中，采用干法蝕刻工藝實施所述蝕刻停止層201的去除。然 后，采用濕法清洗工藝實施蝕刻后處理過程，以去除前述蝕刻過程所產(chǎn)生的殘留物質和雜 質。
[0042] 前述形成連通所述前端器件的銅金屬互連結構的工藝過程僅是雙大馬士革工藝 中的一種，本領域技術人員應當知曉的是，形成所述銅金屬互連結構的雙大馬士革工藝的 其它實施方式也是適用的，例如先形成所述銅金屬互連結構的溝槽部分再形成所述銅金屬 互連結構的通孔部分，在此不再贅述其詳細的實施步驟。
[0043] 接著，如圖2F所示，在銅金屬互連結構207的側壁和底部沉積形成銅金屬擴散阻 擋層208。在本實施例中，所述沉積為物理氣相沉積。銅金屬擴散阻擋層208的材料為金 屬、金屬氮化物或者其組合，優(yōu)選Ta和TaN的組合或者Ti和TiN的組合。
[0044] 接下來，對半導體襯底200實施后處理過程，以修復受到損傷的多孔低k介電層 202,并提升多孔低k介電層202的機械強度。在本實施例中，所述后處理過程包括以下步 H 驟：首先，將半導體襯底200置于DEMS (-種有機硅玻璃前體，化學式為)的 CH3 氛圍中，以修復形成銅金屬互連結構207時受到損傷的多孔低k介電層202, DEMS的流量為 100-5000sccm，溫度為100-500°C ;接著，對半導體襯底200實施紫外光或紅外線輻照處理， 以使多孔低k介電層202的介電常數(shù)回復到形成銅金屬互連結構207之前的數(shù)值，所述紫 外光輻照的功率大于100W、波長為150-400nm，所述紅外線輻照的功率為50-3000W、波長大 于400nm ;最后，對半導體襯底200實施氦（Ar)等離子體轟擊處理，以提升多孔低k介電層 202的機械強度，所述氬等離子體轟擊的功率為100-3000W、壓力為0.1 -IOTorr、氬等離子 體的流量為100-3000sccm，其中，Torr代表毫米萊柱，seem代表立方厘米/分鐘。
[0045] 接著，如圖2G所示，在銅金屬互連結構207中填充銅金屬互連層209。在本實施例 中，采用電鍍工藝實施所述填充。為了增強銅金屬互連層209與銅金屬擴散阻擋層208之 間的附著性，實施所述填充之前，在銅金屬擴散阻擋層208上先形成銅金屬種子層，為了簡 化，圖中未予示出。
[0046] 接著，如圖2H所示，執(zhí)行化學機械研磨，直至露出多孔低k介電層202,在此過程 中，硬掩膜層204和緩沖層203均被去除。
[0047] 至此，完成了根據(jù)本發(fā)明示例性實施例的方法實施的工藝步驟，接下來，可以通過 后續(xù)工藝完成整個半導體器件的制作。根據(jù)本發(fā)明，在銅金屬互連結構207的側壁和底部 沉積形成銅金屬擴散阻擋層208之后，對半導體襯底200實施后處理過程，可以修復形成銅 金屬互連結構207時受到損傷的多孔低k介電層202,提升多孔低k介電層202的機械強 度，避免器件性能的下降。
[0048] 參照圖3,其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖， 用于簡要示出整個制造工藝的流程。
[0049] 在步驟301中，提供半導體襯底，在半導體襯底上依次形成蝕刻停止層和多孔低k 介電層；
[0050] 在步驟302中，在多孔低k介電層中形成銅金屬互連結構；
[0051] 在步驟303中，在銅金屬互連結構的側壁和底部沉積形成銅金屬擴散阻擋層；
[0052] 在步驟304中，對半導體襯底實施后處理過程，以修復受到損傷的多孔低k介電 層，并提升多孔低k介電層的機械強度；
[0053] 在步驟305中，在銅金屬互連結構中填充銅金屬互連層。
[0054] 本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由 附屬的權利要求書及其等效范圍所界定。
【主權項】
1. 一種半導體器件的制造方法，包括： 提供半導體襯底，在所述半導體襯底上依次形成蝕刻停止層和多孔低k介電層； 在所述多孔低k介電層中形成銅金屬互連結構； 在所述銅金屬互連結構的側壁和底部沉積形成銅金屬擴散阻擋層； 對所述半導體襯底實施后處理過程，以修復受到損傷的所述多孔低k介電層，并提升 所述多孔低k介電層的機械強度。
2. 根據(jù)權利要求1所述的方法，其特征在于，所述后處理過程的實施步驟包括：將所述 半導體襯底置于DEMS的氛圍中，以修復形成所述銅金屬互連結構時受到損傷的所述多孔 低k介電層；對所述半導體襯底實施紫外光或紅外線輻照處理，以使所述多孔低k介電層的 介電常數(shù)回復到形成所述銅金屬互連結構之前的數(shù)值；對所述半導體襯底實施氬等離子體 轟擊處理，以提升所述多孔低k介電層的機械強度。
3. 根據(jù)權利要求2所述的方法，其特征在于，所述DEMS的流量為100-5000sccm，溫度 為 100-500。。。
4. 根據(jù)權利要求2所述的方法，其特征在于，所述紫外光輻照的功率大于100W、波長為 150-400nm，所述紅外線輻照的功率為50-3000W、波長大于400nm。
5. 根據(jù)權利要求2所述的方法，其特征在于，所述氬等離子體轟擊的功率為 100-3000W，壓力為0? 1-lOTorr，所述氬等離子體的流量為100-3000sccm。
6. 根據(jù)權利要求1所述的方法，其特征在于，形成所述銅金屬互連結構的步驟包括：在 所述多孔低k介電層上形成自下而上層疊的緩沖層和硬掩膜層；在所述硬掩膜層中形成用 作所述銅金屬互連結構中的溝槽的圖案的第一開口，以露出所述緩沖層；在所述緩沖層和 所述多孔低k介電層中形成用作所述銅金屬互連結構中的通孔的圖案的第二開口；以所述 硬掩膜層為掩膜，同步蝕刻所述緩沖層和所述多孔低k介電層，以在所述多孔低k介電層中 形成所述銅金屬互連結構。
7. 根據(jù)權利要求6所述的方法，其特征在于，在所述蝕刻結束之后，還包括去除通過所 述銅金屬互連結構露出的蝕刻停止層以及實施蝕刻后處理的步驟。
8. 根據(jù)權利要求1所述的方法，其特征在于，實施所述后處理過程之后，還包括在所述 銅金屬互連結構中填充銅金屬互連層的步驟。
9. 根據(jù)權利要求8所述的方法，其特征在于，實施所述填充之前，還包括在所述銅金屬 擴散阻擋層上形成銅金屬種子層的步驟。
10. 根據(jù)權利要求8所述的方法，其特征在于，實施所述填充之后，還包括執(zhí)行化學機 械研磨直至露出所述多孔低k介電層的步驟。
【專利摘要】本發(fā)明提供一種半導體器件的制造方法，包括：提供半導體襯底，在半導體襯底上依次形成蝕刻停止層和多孔低k介電層；在多孔低k介電層中形成銅金屬互連結構；在銅金屬互連結構的側壁和底部沉積形成銅金屬擴散阻擋層；對半導體襯底實施后處理過程，以修復受到損傷的多孔低k介電層，并提升多孔低k介電層的機械強度；在銅金屬互連結構中填充銅金屬互連層。根據(jù)本發(fā)明，在沉積形成銅金屬擴散阻擋層之后，對半導體襯底實施后處理過程，可以修復形成銅金屬互連結構時受到損傷的多孔低k介電層，提升多孔低k介電層的機械強度，避免器件性能的下降。
【IPC分類】H01L21-768
【公開號】CN104752317
【申請?zhí)枴緾N201310731501
【發(fā)明人】周鳴
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年7月1日
【申請日】2013年12月26日