用于絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種用于絕緣體上硅射頻 開關(guān)器件結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002] 硅材料是半導(dǎo)體行業(yè)應(yīng)用最廣泛的主要原材料，大多數(shù)芯片都是用硅片制造的。 絕緣體上娃（SOI，Silicon-on-insulator)是一種特殊的娃片，其結(jié)構(gòu)的主要特點是在有 源層和襯底層之間插入絕緣層（掩埋氧化物層）來隔斷有源層和襯底之間的電氣連接，這 一結(jié)構(gòu)特點為絕緣體上硅類的器件帶來了寄生效應(yīng)小、速度快、功耗低、集成度高、抗輻射 能力強等諸多優(yōu)點。
[0003] 現(xiàn)在，已經(jīng)采用絕緣體上硅技術(shù)來制造開關(guān)器件。優(yōu)值（FigureofMerit，簡稱 F0M)是評價開關(guān)器件性能或工藝的特征測試參數(shù)。FOM=Ron*Coff，其中Ron是器件柵極 電壓等于器件處于導(dǎo)通狀態(tài)時的等效電阻值，Coff是器件處于關(guān)斷狀態(tài)時的等效電容值。 優(yōu)值越低則表示器件性能越好。晶體管源漏之間金屬層的電容將影響關(guān)態(tài)電容Coff。
[0004] 具體地，圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)的俯 視示意圖。圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)沿圖1的線 A-A'的截面示意圖。如圖1和圖2所示，根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)包 括：梳狀柵結(jié)構(gòu)G01、梳狀源結(jié)構(gòu)S01以及梳狀漏結(jié)構(gòu)D01，其中梳狀柵結(jié)構(gòu)G01、梳狀源結(jié) 構(gòu)S01以及梳狀漏結(jié)構(gòu)D01的梳齒相互平行，而且梳狀源結(jié)構(gòu)S01以及梳狀漏結(jié)構(gòu)D01的 梳齒交替布置（在梳齒的延伸方向上彼此重疊），而且在梳狀源結(jié)構(gòu)S01的梳齒與梳狀漏 結(jié)構(gòu)D01的梳齒之間布置有梳狀柵結(jié)構(gòu)G01的梳齒；并且，梳狀源結(jié)構(gòu)S01以及梳狀漏結(jié)構(gòu) D01處于同一層，梳狀源結(jié)構(gòu)S01以及梳狀漏結(jié)構(gòu)D01處于梳狀柵結(jié)構(gòu)G01的上層。
[0005] 如圖2所示，晶體管源漏之間金屬層的電容100將影響關(guān)態(tài)電容Coff。具體地說， 金屬層面對面的電容，可以理解成平板電容；由此，正對面積越大，電容值則越大。
[0006] 由此，可以通過減薄金屬層厚度來減小金屬層面對面的電容，但是，在減薄金屬層 厚度的時候，會使空氣隙由形貌較好的空氣隙（如圖3的空氣隙200所示）變成形貌變差 的空氣隙（如圖4的空氣隙200所示）。
【發(fā)明內(nèi)容】
[0007] 本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在通 過減薄金屬層厚度來減小晶體管源漏之間金屬層電容的同時保持形貌較好的空氣隙的方 法。
[0008] 為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種用于絕緣體上硅射頻開關(guān)器件 結(jié)構(gòu)的制造方法，包括：首先，形成絕緣體上硅射頻開關(guān)器件的基本結(jié)構(gòu)，所述基本結(jié)構(gòu)包 括布置在襯底上的掩埋氧化物層上的有源層，所述有源層中形成有源極區(qū)域、柵極區(qū)域和 漏極區(qū)域，而且在柵極區(qū)域上形成了柵極氧化層和柵極多晶硅，有源層上覆蓋有介質(zhì)層，在 介質(zhì)層上形成有通過通孔分別與源極區(qū)域和漏極區(qū)域連接的源極金屬布線和漏極金屬布 線；其次，沉積介質(zhì)材料并對沉積的介質(zhì)材料進行平坦化處理，以使得介質(zhì)層的厚度變大， 其中介質(zhì)材料完全覆蓋源極金屬布線和漏極金屬布線；隨后，在介質(zhì)層中刻蝕出位于源極 金屬布線和漏極金屬布線之間的凹槽；此后，在凹槽中部分地填充介質(zhì)材料，以便在凹槽中 形成被介質(zhì)材料包圍的空隙。
[0009]優(yōu)選地，源極金屬布線和漏極金屬布線具有減薄的厚度。
[0010] 優(yōu)選地，源極金屬布線和漏極金屬布線的厚度不大丁woooA。
[0011] 優(yōu)選地，源極金屬布線和漏極金屬布線的厚度介于1500A~4000A之間。
[0012] 優(yōu)選地，厚度變大后的介質(zhì)層的頂部與源極金屬布線和漏極金屬布線的頂部之間 的距離根據(jù)所述凹槽的期望深寬比進行調(diào)整。
[0013] 優(yōu)選地，厚度變大后的介質(zhì)層的頂部與源極金屬布線和漏極金屬布線的頂部之間 的距離介于4500人~10000A之間。
[0014]優(yōu)選地，平坦化處理為化學(xué)機械研磨。
[0015] 優(yōu)選地，在CMOS工藝中執(zhí)行所述制造方法。
[0016] 凹槽中形成的空隙的形貌的好壞取決于凹槽的高寬比，在減薄的金屬層的情況 下，由于覆蓋源極金屬布線和漏極金屬布線的介質(zhì)層的厚度加大，使得形成空隙的凹槽的 高度能夠不會由于金屬布線的變小而變小，從而保持凹槽的高寬比基本不變甚至變大，從 而得到良好的空隙形貌；繼而利用良好的空隙形貌實現(xiàn)絕緣體上硅射頻開關(guān)器件的良好絕 緣特性。由此，根據(jù)本發(fā)明的用于絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)的制造方法使得絕緣體上 硅射頻開關(guān)器件不僅具有理想的關(guān)態(tài)電容，而且具有實現(xiàn)良好的絕緣特性。
[0017]從而，本發(fā)明提出一種改善射頻開關(guān)隔離特性的技術(shù)方案，其中在減薄金屬層厚 度的基礎(chǔ)上，通過工藝方法改善深寬比，形成形貌更優(yōu)的空氣隙結(jié)構(gòu)。
【附圖說明】
[0018]結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解 并且更容易地理解其伴隨的優(yōu)點和特征，其中：
[0019] 圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)的俯視示意 圖。
[0020] 圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)沿圖1的線 A-A'的截面示意圖。
[0021] 圖3示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)的空氣間隙 的示意圖。
[0022] 圖4示意性地示出了根據(jù)現(xiàn)有技術(shù)的絕緣體上硅射頻開關(guān)器件結(jié)構(gòu)在減薄金屬 層厚度之后的空氣間隙的示意圖。
[0023] 圖5至圖8示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于絕緣體上硅射頻開關(guān)器 件結(jié)構(gòu)的制造方法的各個步驟。
[0024] 需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可 能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
【具體實施方式】
[0025] 為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi) 容進行詳細描述。
[0026] 圖5至圖8示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的用于絕緣體上硅射頻開關(guān)器 件結(jié)構(gòu)的制造方法的各個步驟。
[0027] 如圖5至圖8所示，根據(jù)本發(fā)