第二應(yīng)力襯墊層250。
[0090]本實(shí)施例中，所述第二應(yīng)力襯墊層250是張應(yīng)力層，所述第二應(yīng)力襯墊層250的材料是氮化硅。所述第二應(yīng)力襯墊層250的厚度與第一應(yīng)力襯墊層240的厚度相同。
[0091 ] 所述第一應(yīng)力襯墊層240與第二應(yīng)力襯墊層250構(gòu)成應(yīng)力層。
[0092]所述凸起所引發(fā)的問(wèn)題是，在刻蝕半導(dǎo)體基底表面的應(yīng)力層，形成暴露第一導(dǎo)電結(jié)構(gòu)210、第二導(dǎo)電結(jié)構(gòu)220、第三導(dǎo)電結(jié)構(gòu)230以及形成對(duì)應(yīng)于第一導(dǎo)電結(jié)構(gòu)210、第二導(dǎo)電結(jié)構(gòu)220的晶體管的源、漏極的通孔的步驟中為了完全去除第三導(dǎo)電結(jié)構(gòu)表面的第一應(yīng)力襯墊層240和第二應(yīng)力襯墊層250，必然在第一導(dǎo)電結(jié)構(gòu)210、第二導(dǎo)電結(jié)構(gòu)220表面，以及對(duì)應(yīng)的晶體管的源、漏極表面造成過(guò)大的過(guò)刻蝕量，從而造成材料的損失，比如金屬硅化物層20中的硅的損失，從而引發(fā)漏電流，并引起器件性能的下降。
[0093]參考圖12，形成覆蓋所述應(yīng)力層的介質(zhì)層260。
[0094]本實(shí)施例中，所述介質(zhì)層260的材料是二氧化硅，厚度為2500-3500埃。
[0095]參考圖13，刻蝕所述介質(zhì)層260，形成分別位于第一區(qū)域I和第二區(qū)域II的第二凹槽400a、400b，以及暴露所述凸起的第一凹槽300。
[0096]所述第二凹槽400a與第一導(dǎo)電結(jié)構(gòu)210和/或第一導(dǎo)電結(jié)構(gòu)210兩側(cè)的源區(qū)和/或漏區(qū)對(duì)應(yīng)；所述第二凹槽400b與第二導(dǎo)電結(jié)構(gòu)220和/或第二導(dǎo)電結(jié)構(gòu)220兩側(cè)的源區(qū)和/或漏區(qū)對(duì)應(yīng)。
[0097]形成所述第一凹槽300和第二凹槽400a、400b的步驟包括:在所述介質(zhì)層260表面形成掩膜層(未示出)，所述掩膜層具有多個(gè)開(kāi)口，所述開(kāi)口定義第一凹槽300和第二凹槽400a、400b的位置和寬度；沿所述開(kāi)口刻蝕所述介質(zhì)層260，直至暴露所述凸起，形成第一凹槽300和第二凹槽400a、400b，所述第二凹槽400a、400b暴露形成在第一區(qū)域I的第一應(yīng)力襯墊層240和形成在第二區(qū)域II的第二應(yīng)力襯墊層250，所述第一凹槽300暴露形成在第三區(qū)域III的凸起。
[0098]本步刻蝕工藝中，對(duì)氮化硅和二氧化硅的刻蝕選擇比比較高，所以所述開(kāi)口所暴露的形成在第一區(qū)域1、第二區(qū)域II的介質(zhì)層260也被刻穿，且位于第一區(qū)域I的第一應(yīng)力襯墊層240中的二氧化硅層也被刻穿。
[0099]形成所述第一凹槽300和第二凹槽400a、400b后，去除所述掩膜層。
[0100]在本實(shí)施例，以所述第二凹槽400a、400b分別與位于第一區(qū)域I的晶體管的源區(qū)、位于第二區(qū)域II的晶體管的柵極(即第二導(dǎo)電結(jié)構(gòu)220)對(duì)應(yīng)，所述第一凹槽300與第三導(dǎo)電結(jié)構(gòu)230對(duì)應(yīng)為例進(jìn)行說(shuō)明，但不應(yīng)該以此限制本發(fā)明的保護(hù)范圍。
[0101]參考圖14，在所述第二凹槽400a、400b內(nèi)形成填充層280。
[0102]形成位于第二凹槽400a、400b內(nèi)的填充層280的步驟包括:形成填充滿(mǎn)所述第一凹槽300和第二凹槽400a、400b并覆蓋介質(zhì)層260的填充材料，所述填充材料位于介質(zhì)層260的表面的厚度是500-2000埃；然后去除所述填充材料，直至暴露位于第三導(dǎo)電結(jié)構(gòu)230表面的凸起，形成位于第二凹槽400a、400b內(nèi)的填充層280。
[0103]具體地，可以采用回刻工藝去除所述填充材料，直至暴露位于第三導(dǎo)電結(jié)構(gòu)230表面的凸起。
[0104]因?yàn)榈谝话疾?00暴露的應(yīng)力層的厚度等于第二應(yīng)力襯墊層250 (造成凸起)與第一應(yīng)力襯墊層240的厚度之和，大于位于第一區(qū)域I的第二凹槽400a、暴露的第一應(yīng)力襯墊層240的厚度，以及位于第二區(qū)域II的第二凹槽400b暴露的第二應(yīng)力襯墊層250的厚度，所以為了完全刻蝕去除第三導(dǎo)體結(jié)構(gòu)表面的第一應(yīng)力襯墊層240和第二應(yīng)力襯墊層250，容易在與第一導(dǎo)電結(jié)構(gòu)210、第二導(dǎo)電結(jié)構(gòu)220對(duì)應(yīng)的晶體管的柵極和源、漏極表面造成過(guò)大的過(guò)刻蝕量，從而造成材料的損失，比如過(guò)渡層中的硅的損失，從而引起器件性能的下降，并引發(fā)漏電流。
[0105]為此，發(fā)明人提出在第二凹槽內(nèi)400a、400b內(nèi)形成填充層280，在采用刻蝕方法去除所述凸起的工藝中，所述填充層與第一應(yīng)力襯墊層240和第二應(yīng)力襯墊層250具有較大的刻蝕選擇比，從而在刻蝕所述凸起時(shí)，對(duì)位于第一區(qū)域I的第一應(yīng)力襯墊層240和位于第二區(qū)域II的第二應(yīng)力襯墊層250形成保護(hù)。
[0106]所述填充層280的材料可以選擇任何與第一應(yīng)力襯墊層240、第二應(yīng)力襯墊層250具有較大的刻蝕選擇比的材料，作為一個(gè)實(shí)施例，本發(fā)明中所述填充層280的材料是光刻膠或者無(wú)定形碳，選擇這兩種材料的好處是，易于在后續(xù)工藝中采用回刻工藝去除所述填充層280。
[0107]參考圖15，以所述填充層280為掩膜，去除所述凸起。
[0108]在本實(shí)施例中，去除所述凸起的工藝為:采用刻蝕工藝去除第一凹槽300所暴露的第二應(yīng)力襯墊層250，其中，所述刻蝕工藝對(duì)二氧化硅和氮化硅的刻蝕選擇比為1:10-1:25。所以所述刻蝕工藝可以停止在第一應(yīng)力襯墊層240表面，形成各處厚度均勻的應(yīng)力層，所述凸起被去除。
[0109]在本實(shí)施例中，利用氣體對(duì)二氧化硅和氮化硅的刻蝕高選擇比，可以使所述刻蝕停止在第一應(yīng)力襯墊層240表面，刻蝕的精度很高。
[0110]在其他實(shí)施例中，在此刻蝕工藝中，以刻蝕時(shí)間控制刻蝕量，沒(méi)有過(guò)刻蝕量。進(jìn)一步，采用刻蝕工藝去除位于第一應(yīng)力襯墊層240表面的第二應(yīng)力襯墊層250的工藝中，對(duì)第二應(yīng)力襯墊層250與填充層280的刻蝕選擇比大于10。如果第二應(yīng)力襯墊層250與填充層280的刻蝕選擇比不夠大，填充層280有可能被全部刻蝕去除，并因此無(wú)法對(duì)位于第一區(qū)域I的第一應(yīng)力襯墊層240和位于第二區(qū)域II的第二應(yīng)力襯墊層250提供足夠的保護(hù)。
[0111]參考圖16和圖17，去除所述第二凹槽400a、400b中的填充層280，刻蝕第一凹槽300、第二凹槽400a、400b內(nèi)的應(yīng)力層，直至形成分別暴露第一區(qū)域1、第二區(qū)域I1、第三區(qū)域III半導(dǎo)體基底的通孔500。
[0112]參考圖16，本實(shí)施例中，采用灰化工藝去除所述填充層280。因?yàn)椴捎没一に嚾コ饪棠z或無(wú)定形碳已為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳述。
[0113]參考圖17，采用刻蝕工藝去除所述第二凹槽400a、400b所暴露的第一應(yīng)力襯墊層240和第二應(yīng)力襯墊層250，和第一凹槽300所暴露的第一應(yīng)力襯墊層240，形成暴露位于第一區(qū)域I的晶體管的源區(qū)、位于第二區(qū)域II的晶體管的柵極的通孔500。
[0114]因?yàn)槲挥诘谝粎^(qū)域的第一應(yīng)力襯墊層240和位于第二區(qū)域的第二應(yīng)力襯墊層250的厚度相同，所以在本步刻蝕中，不會(huì)造成過(guò)大的過(guò)刻蝕量，從而提高了半導(dǎo)體器件的性能，避免了漏電流的產(chǎn)生。
[0115]在其他實(shí)施例中，位于第一區(qū)域的第一應(yīng)力襯墊層240和位于第二區(qū)域的第二應(yīng)力襯墊層250的厚度可能不相同，但是位于第一區(qū)域的第一應(yīng)力襯墊層240和位于第二區(qū)域的第二應(yīng)力襯墊層250之間的厚度差，遠(yuǎn)小于位于第一區(qū)域的第一應(yīng)力襯墊層240與位于第三導(dǎo)電結(jié)構(gòu)230表面的應(yīng)力層的厚度之差，也遠(yuǎn)小于位于第二區(qū)域的第二應(yīng)力襯墊層250與位于第三導(dǎo)電結(jié)構(gòu)230表面的應(yīng)力層的厚度之差，所以通過(guò)本發(fā)明所提供的方法依然可以減小過(guò)刻蝕量，提高半導(dǎo)體器件的性能。
[0116]本實(shí)施例在第一區(qū)域、第二區(qū)域以及第三區(qū)域形成暴露半導(dǎo)體基底的通孔的過(guò)程中，先在第一區(qū)域、第二區(qū)域形成第二凹槽，在第三區(qū)域形成第一凹槽，所述第一凹槽暴露所述凸起的；然后在第二凹槽底部形成填充層；接著去除第一凹槽所暴露的所述凸起，在去除所述凸起的步驟中，所述填充層對(duì)第一應(yīng)力襯墊層和第二應(yīng)力襯墊層形成保護(hù)；在去除所述凸起之后，先去除填充層；然后刻蝕第一凹槽所暴露的剩余的應(yīng)力層、第二凹槽所暴露的第一應(yīng)力襯墊層和第二應(yīng)力襯墊層，因?yàn)橥蛊鹨呀?jīng)被去除，各個(gè)區(qū)域的應(yīng)力層的厚度基本相同，所以上述刻蝕工藝不會(huì)在半導(dǎo)體基底表面造成過(guò)大的過(guò)刻蝕量，從而提高了半導(dǎo)體器件的性能，避免了漏電流。
[0117]第二實(shí)施例
[0118]圖18是本發(fā)明的第二實(shí)施例所提供的半導(dǎo)體器件的形成方法的流程示意圖，包括:
[0119]步驟S201，提供半導(dǎo)體基底，所述半導(dǎo)體基底包括第一區(qū)域、第二區(qū)域、位于第一區(qū)域和第二區(qū)域之間的第三區(qū)域，以及分別位于所述三個(gè)區(qū)域表面的導(dǎo)電結(jié)構(gòu)；
[0120]步驟S202，在半導(dǎo)體基底上形成應(yīng)力層，所述應(yīng)力層包括覆蓋第一區(qū)域和部分第三區(qū)域的第一應(yīng)力襯墊層，以及覆蓋第二區(qū)域和部分第三區(qū)域的第二應(yīng)力襯墊層，所述第一應(yīng)力襯墊層和第二應(yīng)力襯墊層在第三區(qū)域的導(dǎo)電結(jié)構(gòu)表面重疊，形成凸起；
[0121]步驟S203，形成覆蓋所述應(yīng)力層的介質(zhì)層；
[01