具有結(jié)勢壘肖特基二極管的碳化硅半導(dǎo)體裝置的制造方法
【專利說明】具有結(jié)勢壘肖特基二極管的碳化硅半導(dǎo)體裝置
[0001]相關(guān)申請的交叉引用
[0002]本申請基于2012年9月18日申請的日本申請?zhí)?012 — 204595號，此處引用其記載內(nèi)容。
技術(shù)領(lǐng)域
[0003]本申請涉及具有對肖特基勢皇二極管(SBD)添加了 PN 二極管而成的結(jié)勢皇肖特基二極管(JBS)的碳化硅(SiC)半導(dǎo)體裝置。
【背景技術(shù)】
[0004]在專利文獻I中，提出了具有對SBD進一步添加了 PN 二極管而成的JBS的SiC半導(dǎo)體裝置。具體而言，在由SiC構(gòu)成的n_型外延層的表面上形成肖特基電極從而構(gòu)成SBD，在η—型外延層的表層部形成P型層且使肖特基電極與P型層的表面接觸從而構(gòu)成PN 二極管。并且，通過設(shè)為這樣的結(jié)構(gòu)，利用由構(gòu)成PN 二極管的PN結(jié)部形成的耗盡層來抑制反方向漏電流，能夠得到高耐壓。
[0005]但是，發(fā)生了以下問題:n_型外延層中存在的層疊缺陷等各種缺陷與肖特基電極接觸從而形成了電流通路，反方向漏電流變大，對設(shè)備成品率造成影響。
[0006]現(xiàn)有技術(shù)文獻
[0007]專利文獻
[0008]專利文獻1:日本特開2009 - 16603號公報(對應(yīng)于美國專利號7，851，882)

【發(fā)明內(nèi)容】

[0009]本申請的目的在于，提供通過減少缺陷與肖特基電極的接觸所導(dǎo)致的電流通路，實現(xiàn)反方向漏電流的抑制，從而能夠?qū)崿F(xiàn)設(shè)備成品率提高的SiC半導(dǎo)體裝置。
[0010]本申請的一個方式所涉及的SiC半導(dǎo)體裝置具備具有基板、漂移層、絕緣膜、肖特基勢皇二極管和多個第二導(dǎo)電型層的結(jié)勢皇肖特基二極管。
[0011]所述基板具有主表面以及反面，由具有偏離(Off)角的第一導(dǎo)電型的碳化硅構(gòu)成。所述漂移層在所述基板的所述主表面上形成，由被設(shè)為雜質(zhì)濃度比所述基板低的第一導(dǎo)電型的碳化硅構(gòu)成。所述絕緣膜被配置在所述漂移層之上，在所述漂移層中的單元部具有開口部。
[0012]所述肖特基勢皇二極管具備肖特基電極和歐姆電極。所述肖特基電極形成于所述單元部，以穿過所述絕緣膜的開口部與所述漂移層的表面進行肖特基接觸的方式形成。所述歐姆電極形成于所述基板的反面。所述多個第二導(dǎo)電型層在所述肖特基電極之中與所述漂移層相接的區(qū)域的下方以在所述漂移層的表面上與所述肖特基電極連接的方式形成，且相互分離地配置。
[0013]由所述多個第二導(dǎo)電型層和所述漂移層構(gòu)成PN 二極管。所述多個第二導(dǎo)電型層僅在與棒狀的層疊缺陷平行的方向上形成為條紋狀。
[0014]在所述SiC半導(dǎo)體裝置中，將多個第二導(dǎo)電型層布局為條紋狀，且將各第二導(dǎo)電型層的長度方向設(shè)為與棒狀的層疊缺陷平行的方向。因此，能夠成為使得形成于漂移層的層疊缺陷等缺陷的全部或大多進入各第二導(dǎo)電型層內(nèi)的狀態(tài)。由此，能夠減少結(jié)晶缺陷與肖特基電極的接觸所導(dǎo)致的電流通路，實現(xiàn)反方向漏電流的抑制，能夠提高設(shè)備成品率。
[0015]本申請的其他方式所涉及的SiC半導(dǎo)體裝置具備具有基板、漂移層、絕緣膜、肖特基勢皇二極管和多個第二導(dǎo)電型層的結(jié)勢皇肖特基二極管。
[0016]所述基板具有主表面以及反面，由具有偏離角的第一導(dǎo)電型的碳化硅構(gòu)成。所述漂移層在所述基板的所述主表面上形成，由設(shè)為雜質(zhì)濃度比所述基板低的第一導(dǎo)電型的碳化硅構(gòu)成。所述絕緣膜被配置在所述漂移層之上，在所述漂移層中的單元部具有開口部。
[0017]所述肖特基勢皇二極管具備肖特基電極和歐姆電極。所述肖特基電極形成于所述單元部，以穿過所述絕緣膜的開口部與所述漂移層的表面進行肖特基接觸的方式形成。所述歐姆電極形成于所述基板的反面。所述多個第二導(dǎo)電型層在所述肖特基電極之中與所述漂移層相接的區(qū)域的下方以在所述漂移層的表面上與所述肖特基電極連接的方式形成，且相互分離地配置。
[0018]由所述多個第二導(dǎo)電型層和所述漂移層構(gòu)成PN 二極管。所述多個第二導(dǎo)電型層僅在與棒狀的層疊缺陷垂直的方向上形成為條紋狀。在將所述基板的偏離角設(shè)為Θ，將所述漂移層的厚度設(shè)為d時，所述多個第二導(dǎo)電型層各自的寬度被設(shè)為d/tan Θ以上。
[0019]在所述SiC半導(dǎo)體裝置中，使得各第二導(dǎo)電型層的寬度成為d/tan0以上。從而，在偏離方向上延伸的層疊缺陷被包含于第二導(dǎo)電型層內(nèi)的可能性會變高，至少層疊缺陷的一部分被包含于第二導(dǎo)電型層內(nèi)的可能性變得更高。由此，能夠減少結(jié)晶缺陷與肖特基電極的接觸所導(dǎo)致的電流通路，實現(xiàn)反方向漏電流的抑制，能夠提高設(shè)備成品率。
【附圖說明】
[0020]本申請的上述目的以及其他目的、特征或優(yōu)點通過一邊參照下述附圖一邊進行下述的詳細記述而變得更為明確。其附圖如下:
[0021]圖1是本申請的第一實施方式所涉及的具備SBD的SiC半導(dǎo)體裝置的剖面圖。
[0022]圖2是圖1所示的SiC半導(dǎo)體裝置的斜視剖面圖。
[0023]圖3是圖1所示的SiC半導(dǎo)體裝置的上表面布局圖。
[0024]圖4A是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0025]圖4B是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0026]圖4C是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0027]圖4D是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0028]圖4E是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0029]圖5A是表示使P型層的長度方向相對于偏離(off)方向垂直的情況下的層疊缺陷的情形的俯視面。
[0030]圖5B是表示將P型層配置為同心狀的情況下的層疊缺陷的情形的俯視面。
[0031]圖5C是表示使P型層的長度方向相對于偏離方向平行的情況下的層疊缺陷的情形的俯視面。
[0032]圖6表示本申請的第二實施方式所涉及的具備SBD的SiC半導(dǎo)體裝置的上表面布局圖。
[0033]圖7A是表示圖6所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0034]圖7B是表示圖6所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0035]圖7C是表示圖6所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0036]圖7D是表示圖6所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0037]圖7E是表示圖6所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0038]圖8表示本申請的第三實施方式所涉及的具備SBD的SiC半導(dǎo)體裝置的上表面布局圖。
[0039]圖9是表示從基板表面的法線方向和基板水平方向觀察層疊缺陷時的情形的圖。
[0040]圖10是表示使P型層的長度方向相對于偏離方向垂直的情況下的層疊缺陷的情形的俯視面。
[0041]圖1lA是表示圖8所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0042]圖1lB是表示圖8所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0043]圖1lC是表示圖8所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0044]圖1lD是表示圖8所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
[0045]圖1lE是表示圖8所示的SiC半導(dǎo)體裝置的制造工序的一部分的剖面圖。
【具體實施方式】
[0046]以下，基于【附圖說明】本申請的實施方式。另外，在以下的各實施方式彼此中，對相互相同或等同的部分賦予相同標(biāo)記而進行說明。
[0047](第一實施方式)
[0048]說明本申請的第一實施方式。首先，參照圖1?圖3說明通過本實施方式所涉及的Sic半導(dǎo)體裝置的制造方法而制造的SiC半導(dǎo)體裝置的構(gòu)造。另外，圖1相當(dāng)于圖2以及圖3的I 一 I剖面圖。此外，圖3不是剖面圖，但為了易于觀察附圖而部分地示出陰影。
[0049]如圖1以及圖2所示，SiC半導(dǎo)體裝置使用由設(shè)為例如2X 118?I X 10 21CnT3程度的雜質(zhì)濃度的SiC構(gòu)成的n+型基板I而形成。若將η +型基板I的上表面設(shè)為主表面la，將主表面Ia的相反面即下表面設(shè)為反面lb，則在主表面Ia上，層疊了由摻雜劑濃度比基板I低的SiC構(gòu)成的n_型外延層(漂移層)2。η _型外延層2設(shè)為例如I X 10 14?I X 10 17CnT3程度的雜質(zhì)濃度。在由這些η+型基板I以及η—型外延層2構(gòu)成的SiC半導(dǎo)體基板的單元(cell)部形成了 SBD10，且在其外周區(qū)域形成終端構(gòu)造從而構(gòu)成SiC半導(dǎo)體裝置。
[0050]具體而言，使用主表面Ia相對于例如(0001)面具有偏離角的SiC基板作為n+型基板I。在本實施方式的情況下，如圖2以及圖3所示那樣偏離方向被設(shè)為(11 - 20)方向，將具有例如4度的偏離角的SiC基板用作n+型基板I。并且，在其上通過外延成長而形成n_型外延層2，關(guān)于η _型外延層2，也為(11 — 20)方向被設(shè)為偏離方向的結(jié)晶。對η+型基板I和η—型外延層2來說，優(yōu)選結(jié)晶缺陷少，但使η -型外延層2在η +型基板I上成長時產(chǎn)生層疊缺陷等缺陷。因此，成為η—型外延層2中存在層疊缺陷等缺陷的狀態(tài)。此外，關(guān)于η+型基板I中存在的結(jié)晶缺陷，也具有傳播到η