方的第三電極，其中源電極通過通孔耦合至源、漏電極區(qū)的源電極區(qū)，漏電極通過通孔耦合至源、漏電極區(qū)的漏電極區(qū)。
[0020]作為優(yōu)選技術(shù)方案，步驟3)的絕緣層為氧化硅或氮化硅。
[0021]作為優(yōu)選技術(shù)方案，步驟5)為:
在第二柵極絕緣層上形成一導(dǎo)電材質(zhì)層，對應(yīng)覆蓋薄膜晶體管區(qū)和電容器區(qū)，然后利用光刻的方法形成第一導(dǎo)電圖案層的柵電極和第二電極，柵電極對應(yīng)形成于薄膜晶體管半導(dǎo)體層上方，第二電極對應(yīng)形成與第一電極上方，以柵電極作為遮擋層對薄膜晶體管半導(dǎo)體層的進(jìn)行P+離子摻雜，形成源、漏電極區(qū)的源電極區(qū)、漏電極區(qū)以及由于柵電極的遮擋而未進(jìn)行P+離子摻雜的溝道區(qū)。
[0022]作為優(yōu)選技術(shù)方案，步驟8)為:
在層間絕緣層上形成一導(dǎo)電材質(zhì)層，對應(yīng)覆蓋薄膜晶體管區(qū)和電容器區(qū)，通過光刻的方法，形成第二導(dǎo)電圖案層，該第二導(dǎo)電圖案層包括對應(yīng)形成于薄膜晶體管區(qū)上方的源電極和漏電極，以及對應(yīng)形成于電容器區(qū)上方的第三電極，其中源電極通過通孔耦合至源、漏電極區(qū)的源電極區(qū)，漏電極通過通孔耦合至源、漏電極區(qū)的漏電極區(qū)。
[0023]本發(fā)明能夠達(dá)到以下技術(shù)效果:
1、本發(fā)明的陣列基板，利用電容器第一電極雜質(zhì)摻入的光罩采用一次曝光或兩次曝光的方式將第一柵極絕緣層對應(yīng)電容器第一電極的區(qū)域刻蝕掉，也即減小第一電極與第二電極之間的絕緣層厚度起到增大電容的目的，在保證電容值不變的情況下可以減小電容所占用的布線空間。不僅可以提升電容的容值而且不會改變除電容區(qū)域外其他區(qū)域的膜層結(jié)構(gòu)，可以有效減小信號線的負(fù)載，同時(shí)可以減小柵極絕緣層上下兩層膜層短路風(fēng)險(xiǎn)。
[0024]2、本發(fā)明的陣列基板的制備方法，以柵電極作為阻擋層對源、漏電極區(qū)進(jìn)行P+離子摻雜，方法更簡便，同時(shí)避免的現(xiàn)有技術(shù)中利用曝光顯影技術(shù)導(dǎo)致的偏差高、精度低的缺點(diǎn)。
【附圖說明】
[0025]圖1是現(xiàn)有技術(shù)中形成陣列基板的電容器及薄膜晶體管膜層結(jié)構(gòu)的橫截面視圖； 圖2是現(xiàn)有技術(shù)中提升電容值的陣列基板的電容器及薄膜晶體管膜層結(jié)構(gòu)的橫截面視圖；
圖3A是本發(fā)明實(shí)施例1的陣列基板制備過程示意圖一；
圖3B是本發(fā)明實(shí)施例1的陣列基板制備過程示意圖二 ；
圖3C是本發(fā)明實(shí)施例1的陣列基板制備過程示意圖三；
圖4A是本發(fā)明實(shí)施例2的陣列基板制備過程示意圖一；
圖4B是本發(fā)明實(shí)施例2的陣列基板制備過程示意圖二 ；
圖5是本發(fā)明的陣列基板的結(jié)構(gòu)示意圖。
[0026]【附圖說明】:
U、襯底；A、薄膜晶體管區(qū)；B、電容器區(qū)；12、緩沖層；13’、薄膜晶體管半導(dǎo)體層；13、源、漏電極區(qū)；13a、源電極區(qū)；13b、漏電極區(qū)；13c、溝道區(qū)；14’、電容器半導(dǎo)體層；14、第一電極；15’、絕緣層；15、第一柵極絕緣層；16、第二柵極絕緣層；17、柵電極；18、第二電極；19、層間絕緣層；20a、源電極；20b、漏電極；21、第三電極。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步說明，以使本領(lǐng)域的技術(shù)人員可以更好的理解本發(fā)明并能予以實(shí)施，但所舉實(shí)施例不作為對本發(fā)明的限定。
[0028]以下列舉實(shí)施例對本發(fā)明的陣列基板的制備方法進(jìn)行說明。
[0029]實(shí)施例1 圖3A、3B、3C為采用一次曝光方式實(shí)現(xiàn)刻蝕掉第一柵極絕緣層的制備方法所對應(yīng)的像素截面圖。
[0030]I)如圖3A所示，襯底11上形成覆蓋襯底的薄膜晶體管區(qū)A和電容器區(qū)B的緩沖層12，緩沖層12可以由二氧化硅(S12)層形成，亦可以由二氧化硅與氮化硅(SiNx)雙層緩沖層形成。
[0031]2)在緩沖層12上沉積非晶硅層，該非晶硅層通過晶化形成多晶硅層，利用光刻形成對應(yīng)于薄膜晶體管區(qū)上方的薄膜晶體管多晶硅層和對應(yīng)于電容器區(qū)上方的電容器多晶硅層，然后對薄膜晶體管多晶硅層和電容器多晶硅層進(jìn)行p_離子摻雜，形成半導(dǎo)體圖案層的薄膜晶體管半導(dǎo)體層13’和電容器半導(dǎo)體層14’。
[0032]3)在半導(dǎo)體圖案層上形成一絕緣層15’，對應(yīng)覆蓋薄膜晶體管區(qū)A和電容器區(qū)B，采用用于電容器第一電極雜質(zhì)摻入的光罩進(jìn)行曝光顯影(對絕緣層15’涂覆光阻，光罩覆蓋光阻除電容器半導(dǎo)體層14’上方以外的區(qū)域，光照后，蝕刻除去絕緣層15’于電容器半導(dǎo)體層14’上方的區(qū)域)，薄膜晶體管部A區(qū)域的光阻31存留，絕緣層15’對應(yīng)電容器半導(dǎo)體層14’上方的區(qū)域暴露，然后對電容器半導(dǎo)體層14’進(jìn)行P+離子摻雜，形成電容器的第一電極14，然后進(jìn)行刻蝕，將第一電極14上方的絕緣層15’對應(yīng)區(qū)域刻蝕掉，則形成如圖3B中的第一柵極絕緣層15。
[0033]4)然后進(jìn)行光阻剝離，之后沉積在第一柵極絕緣層15上沉積第二柵極絕緣層16，第二柵極絕緣層16對應(yīng)覆蓋薄膜晶體管區(qū)A和電容器區(qū)B。
[0034]5)在第二柵極絕緣層16上形成第一導(dǎo)電圖案層，其包括對應(yīng)于薄膜晶體管區(qū)A上方的柵電極17和對應(yīng)于電容器區(qū)B上方的第二電極18，如圖3C所示。第一柵極絕緣層可以是二氧化硅(S12)或其它絕緣層材料，第二柵極絕緣層可以是氮化硅(SiNx )或其它絕緣層材料。電容器第二電極18及柵電極17可以是單層MO或M0/A1/M0的三層金屬結(jié)構(gòu)。然后利用柵電極17作為遮擋層對薄膜晶體管半導(dǎo)體層13’進(jìn)行P+離子注入，形成如圖3C中所示薄膜晶體管區(qū)的源電極區(qū)13a、漏電極區(qū)13b以及由于柵電極17的遮擋而未進(jìn)行P+離子摻雜的溝道區(qū)13c。
[0035]6)在第一導(dǎo)電圖案層上形成層間絕緣層19，對應(yīng)覆蓋襯底的薄膜晶體管區(qū)A和電容器區(qū)B ;
7)利用光刻的方法，將層間絕緣層19、第二柵極絕緣層16和第一柵極絕緣層15蝕刻出顯露出源、漏電極區(qū)13的源電極區(qū)13a和漏電極區(qū)13b的通孔；
8)在層間絕緣層19上形成第二導(dǎo)電圖案層(優(yōu)選為，Ti/Al/Ti的三層金屬結(jié)構(gòu))，該第二導(dǎo)電圖案層包括對應(yīng)形成于薄膜晶體管區(qū)上方的源電極20a和漏電極20b，以及對應(yīng)形成于電容器區(qū)上方的第三電極21，其中源電極20a通過通孔耦合至源、漏電極區(qū)的源電極區(qū)13a，漏電極20b通過通孔耦合至源、漏電極區(qū)的漏電極區(qū)13b。
[0036]實(shí)施例2
圖4A、圖4B示出了采用兩次曝光方式實(shí)現(xiàn)刻蝕掉第一柵極絕緣層的制備方法所對應(yīng)的像素截面圖。其制備方法基本同實(shí)施例1，區(qū)別在于:步驟3)在半導(dǎo)體圖案層上涂覆光阻，然后采用電容摻雜的光罩曝光顯影，使得薄膜晶體管區(qū)域光阻存留。形成光阻層41，光阻層41覆蓋除電容器半導(dǎo)體層14’外的區(qū)域，對電容器半導(dǎo)體層14’進(jìn)行P+離子摻雜形成第一電極14 ;剝離該光阻層41后，在半導(dǎo)體圖案層上形成一絕緣層15’，對應(yīng)覆蓋襯底的薄膜晶體管區(qū)和電容器區(qū)，之后絕緣層15’光阻涂覆，采用相同的電容摻雜用光罩曝光顯影，形成圖4B所示截面結(jié)構(gòu)光阻42，然后進(jìn)行刻蝕工藝，刻蝕掉電容器第一電極14上方的絕緣層15’對應(yīng)區(qū)域，形成第一柵極絕緣層15。
[0037]如圖5所示，為本發(fā)明的陣列基板的剖面結(jié)構(gòu)，包括:
襯底U，包括薄膜晶體管區(qū)A和電容器區(qū)B，襯底為玻璃材質(zhì)；
緩沖層12，形成于襯底11上，覆蓋薄膜晶體管區(qū)A和電容器區(qū)B，緩沖層12可單層結(jié)構(gòu)，即二氧化硅層，或者，緩沖層12也可為由二氧化硅層與氮化硅層構(gòu)成的雙層結(jié)構(gòu)，優(yōu)選的雙層結(jié)構(gòu)為氮化硅層厚度為500A?ιοοοΑ，二氧化硅層厚度為100A?2000A，更優(yōu)選氮化硅層厚度為500A，二氧化硅層厚度為1000A ；
半導(dǎo)體圖案層，為多晶硅材質(zhì)優(yōu)選的厚度為500A100A，更優(yōu)選厚度為500A，形成于緩沖層12上，包括:源、漏電極區(qū)13，對應(yīng)于薄膜晶體管區(qū)A上方；第一電極14，對應(yīng)于電容器區(qū)B上方；
第一柵極絕緣層15，為二氧化硅或氮化硅，形成于半導(dǎo)體圖案層上，對應(yīng)覆蓋整個襯底除第一電極14之外的區(qū)域上，優(yōu)選的厚度為800A1000A，更優(yōu)選為800A ；
第二柵極絕緣層16，為二氧化硅或氮化硅，優(yōu)選的厚度為400A?1000A，更優(yōu)選為400A，形成于第一柵極絕緣層15上方，對應(yīng)覆蓋薄膜晶體管區(qū)A和電容器區(qū)B ；
第一導(dǎo)電圖案層，形成于第二柵極絕緣層16上，包括:柵電極17，對應(yīng)于源、漏電極區(qū)13上方；第二電極18，對應(yīng)于第一電極14上方，其優(yōu)選的厚度為2000A?4000A ；
層間絕緣層19，形成于第一導(dǎo)電圖案層上，對應(yīng)覆蓋薄膜晶體管區(qū)A和電容器區(qū)B，其優(yōu)選的厚度為3000A?6000A ；
第二導(dǎo)電圖案層，形成于層間絕緣層19上，其優(yōu)選的厚度為3000A?5000A，包括:源電極20a和漏電極20b，對應(yīng)于薄膜晶體管區(qū)A上方，其中，源電極20a和漏電極20b通過形成于層間絕緣層19、第二柵極絕緣層16和第一柵極絕緣層15的通孔與源、漏電極區(qū)13耦合，源、漏電極區(qū)13包括源電極區(qū)13a、溝道區(qū)13c和漏電極區(qū)13b，柵電極17對應(yīng)形成于溝道區(qū)13c的上方，源電極20a與