用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及半導(dǎo)體器件和處理領(lǐng)域，并且具體而言，涉及用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。
【背景技術(shù)】
[0002]在過去的幾十年里，集成電路中的特征的縮放已經(jīng)是不斷成長的半導(dǎo)體工業(yè)背后的驅(qū)動力?？s放到越來越小的特征使得能夠增大半導(dǎo)體芯片的有效不動產(chǎn)上的功能單元的密度。例如，縮小晶體管尺寸允許芯片上包含的存儲器或邏輯設(shè)備的數(shù)量增加，實(shí)現(xiàn)具有更大的容量的產(chǎn)品的制造。然而，對于越來越大容量的驅(qū)動并不是沒有問題。對每個器件的性能進(jìn)行最優(yōu)化的必要性變得越發(fā)顯著。
[0003]在集成電路器件的制造中，多柵極晶體管(例如三柵極晶體管)已經(jīng)隨著器件尺寸不斷縮小而變得更普遍。在常規(guī)工藝中，通常在體硅襯底或絕緣體上硅襯底上制造三柵極晶體管。在一些實(shí)例中，由于體硅襯底的較低成本并且因?yàn)樗鼈兪鼓茌^不復(fù)雜的三柵極制造工藝，所以體硅襯底是優(yōu)選的。在其它實(shí)例中，由于三柵極晶體管的改進(jìn)的短溝道特性，絕緣體上硅襯底是優(yōu)選的。
[0004]然而，縮放多柵極晶體管并非沒有結(jié)果。由于減小了微電子電路的這些基本構(gòu)建塊的尺寸，并且由于增加了在給定區(qū)域中制造的基本構(gòu)建塊的絕對數(shù)量，因此已經(jīng)增加了對在有源器件中包括無源特征的約束。
【附圖說明】
[0005]圖1A示出了根據(jù)本發(fā)明的實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的頂角視圖和截面視圖。
[0006]圖1B示出了根據(jù)本發(fā)明的另一個實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的截面視圖。
[0007]圖2A-2K示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的方法中的各種操作的截面視圖。
[0008]圖3A-3K示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。
[0009]圖4A-4L示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。
[0010]圖5A-5F示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。
[0011]圖6A-6L示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。
[0012]圖7是根據(jù)本發(fā)明的實(shí)施例的被提供用于展示目前所描述的精密電阻器相對于它們的鎢溝槽對應(yīng)物的變化的圖表。
[0013]圖8示出了根據(jù)本發(fā)明的一種實(shí)施方式的計算設(shè)備。
【具體實(shí)施方式】
[0014]描述了用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。在以下描述中，闡述了大量的具體細(xì)節(jié)，例如具體集成和材料方案(regime)，以提供對本發(fā)明的實(shí)施例的深入理解。對本領(lǐng)域技術(shù)人員來說將顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在其它實(shí)例中，為了不非必要地使本發(fā)明的實(shí)施例難以理解，沒有詳細(xì)描述諸如集成電路設(shè)計布局之類的公知的特征。此外，應(yīng)該理解的是，附圖中所示的各種實(shí)施例是說明性的表示，并且未必是按比例繪制的。
[0015]柵極電極最初由金屬(例如，鋁)形成。然而，對于許多技術(shù)節(jié)點(diǎn)，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)已經(jīng)包括了由多晶硅制造的柵極電極，以便進(jìn)行離子注入(例如，以定制對相同電路中的N型或P型的摻雜)和硅化(以減小接觸電阻)。因此，與電路中的MOSFET相關(guān)聯(lián)的電阻器也由多晶硅制造。所謂的“前柵極”工藝序列被普遍實(shí)踐，以便進(jìn)行多晶硅、等離子體蝕刻限定的柵極長度、輕摻雜的尖端區(qū)、電介質(zhì)側(cè)壁間隔件和自對準(zhǔn)的源極/漏極(即，對準(zhǔn)到柵極電極)的均厚沉積。
[0016]由于在最近的技術(shù)節(jié)點(diǎn)中MOSFET的尺寸繼續(xù)縮小，所以多晶硅耗盡成為日益嚴(yán)重的問題。作為結(jié)果，柵極電極現(xiàn)在再次由金屬形成。然而，柵極電極通常不再嚴(yán)格由鋁形成。為了實(shí)現(xiàn)所需的功函數(shù)，柵極電極現(xiàn)在通常由過渡金屬、過渡金屬的合金或者過渡金屬氮化物形成。然而，采用金屬柵極也為替代的所謂“后柵極”工藝提供優(yōu)點(diǎn)。后柵極工藝的一種實(shí)施方式涉及所謂的“替換柵極”工藝，其允許針對電路中的N-FET和P-FET使用不同的金屬。當(dāng)柵極電極的材料從多晶硅變回金屬時，電阻器的材料也從多晶硅變回金屬。不幸的是，金屬電阻器通常受到高工藝變化性和不良溫度系數(shù)的影響。因此，需要再次利用多晶硅來形成電阻器。然而，這種改變?yōu)楣に嚰蓭碓S多挑戰(zhàn)，尤其是為諸如三柵極工藝架構(gòu)之類的非平面架構(gòu)帶來許多挑戰(zhàn)。
[0017]因此，根據(jù)本發(fā)明的一個或多個實(shí)施例，描述了非平面三柵極高k/金屬柵極技術(shù)上的精密多晶硅電阻器形成方法。相比之下，用于制造使用三柵極高k/金屬柵極技術(shù)的電阻器的其它方法已經(jīng)包括了鎢溝槽電阻器(TCN)和鎢柵極接觸電阻器(GCN)的制造，由于鎢拋光處理，這些電阻器可能受制于非常高的變化性。這種變化性可能引起I/O功能問題。鎢也可能展示出不需要的材料特性和溫度變化(例如，不良溫度系數(shù))。
[0018]在先前的平面氧化物/多晶柵極技術(shù)中使用的多晶硅電阻器對于精密電阻器形成來說可能是優(yōu)選的選項。然而，在三柵極高k/金屬柵極過程技術(shù)中，難以實(shí)現(xiàn)多晶硅和金屬柵極材料系統(tǒng)的集成，例如，尤其是在使用替換柵極工藝流程時。因此，本發(fā)明的一個或多個實(shí)施例涉及用于在非平面器件(例如，三柵極)架構(gòu)中制造平面和非平面多晶硅電阻器二者的集成方案。本文中所描述的方法中的一種或多種方法(若不是所有方法)可以與三柵極高k/金屬柵極晶體管制造流程單片集成。這種集成可以使精密多晶硅電阻器(例如，相對于鎢電阻器)的較高特性得以開發(fā)，并且實(shí)現(xiàn)了對變化性減小的改進(jìn)、溫度系數(shù)和電壓系數(shù)改進(jìn)。
[0019]可以包括非平面多晶硅電阻器作為具有非平面架構(gòu)的嵌入式多晶硅電阻器。在實(shí)施例中，對“非平面電阻器”的引用在本文中用于描述具有形成在從襯底凸出的一個或多個鰭狀物之上的電阻層的電阻器。作為示例，圖1A示出了根據(jù)本發(fā)明的實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的頂角視圖和截面視圖。
[0020]參考圖1A的兩個視圖，半導(dǎo)體結(jié)構(gòu)100包括具有非平面器件104的襯底102 (僅部分地示出)和形成在隔離層103上的非平面電阻器106。非平面器件104包括柵極堆疊體108，例如，金屬柵極/高k柵極電介質(zhì)柵極堆疊體。柵極堆疊體108形成在第一多個鰭狀物110之上。非平面電阻器106包括形成在第二多個鰭狀物111之上的非平面半導(dǎo)體層112。兩個器件均包括間隔件114和接觸部116。
[0021]在實(shí)施例中，第一和第二多個鰭狀物110和111由體襯底102形成，如圖1A中所描繪的。在一個這種示例中，體襯底102可以由能夠承受制作工藝并且電荷能夠在其中迀移的半導(dǎo)體材料組成，并且因此多個鰭狀物110和111也可以由上述半導(dǎo)體材料組成。在實(shí)施例中，體襯底102由晶體硅、硅/鍺或摻雜有電荷載流子的鍺層組成，該電荷載流子例如但不限于磷、砷、硼或其組合。在一個實(shí)施例中，體襯底102中的硅原子的濃度大于97%。在另一個實(shí)施例中，體襯底102由生長在不同晶體襯底頂上的外延層組成，該外延層例如是生長在硼摻雜體硅單晶襯底頂上的硅外延層。體襯底102可以替代地由II1-V族材料組成。在實(shí)施例中，體襯底102由例如但不限于以下材料的II1-V族材料組成:氮化鎵、磷化鎵、砷化鎵、磷化銦、銻化銦、銦鎵砷、鋁鎵砷、銦鎵磷或其組合。在一個實(shí)施例中，體襯底102由II1-V族材料組成，并且電荷載流子摻雜劑雜質(zhì)原子是例如但不限于以下原子的原子:碳、硅、鍺、氧、硫、砸或碲。在實(shí)施例中，體襯底102是未摻雜的或僅為輕摻雜的，并且因此多個鰭狀物110和111也是未摻雜的或僅為輕摻雜的。在實(shí)施例中，多個鰭狀物110和111的至少一部分是應(yīng)變的。
[0022]替代地，襯底102包括上層外延層和下層體部分，這兩者均可以由單晶材料組成，該單晶材料可以包括但不限于硅、鍺、硅鍺或II1-V族化合物半導(dǎo)體材料。由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料組成的中間絕緣體層可以設(shè)置在上層外延層與下層體部分之間。
[002