控制閃存單元閾值電壓的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種控制閃存單元閾值電壓的方法。
【背景技術(shù)】
[0002]當(dāng)前的閃存產(chǎn)品(隨機(jī)存取時(shí)間為0.12ms的閃存產(chǎn)品)，閃存產(chǎn)品的閾值電壓存在較大的變化。具體地說(shuō)，閃存產(chǎn)品的閾值電壓一般總體上取決于下述的兩個(gè)因素:第一個(gè)因素是閃存單元的字線(xiàn)下閾值(vtl)，第二個(gè)因素是閃存單元的浮柵下閾值(Vt2)。
[0003]圖1和圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的閃存單元的制造方法的相關(guān)步驟。如圖1和圖2所示，在硅片布置光刻膠，并去除硅片的有源區(qū)100上的光刻膠，而留下硅片的外圍部分200上的光刻膠；隨后對(duì)硅片的有源區(qū)100的一部分執(zhí)行第一次單元注入(如圖1的向下的箭頭所示)；對(duì)硅片執(zhí)行處理以便在硅片上依次形成柵極氧化層101、多晶硅層102、氮化硅層103以及掩模層104 ;并且針對(duì)閃存單元區(qū)域，完全刻蝕掉氮化硅層103以及掩模層104的厚度，并部分地刻蝕多晶硅層102的厚度；隨后針對(duì)閃存單元區(qū)域執(zhí)行第二次字線(xiàn)注入。
[0004]第二次字線(xiàn)注入用于控制閃存單元的字線(xiàn)溝道閾值電壓部分Vtl ;第二次字線(xiàn)注入工藝針對(duì)的是整個(gè)閃存單元區(qū)域，所以對(duì)浮柵溝道閾值電壓部分Vt2也是會(huì)有影響的。所以，字線(xiàn)下閾值Vtl受到第二次字線(xiàn)注入的影響；浮柵下閾值Vt2受到第一次單元注入和第二次字線(xiàn)注入的影響。但是，由于工藝的復(fù)雜性，后續(xù)的熱過(guò)程也能影響第一次單元注入后摻雜物的橫向擴(kuò)散，從而影響字線(xiàn)溝道的摻雜量。這些因素都會(huì)影響最終的閃存單元的閾值電壓。
[0005]在上述現(xiàn)有技術(shù)的方法中，在調(diào)節(jié)浮柵溝道的閾值電壓時(shí)，第一次單元注入時(shí)硅片上存在柵極氧化層和多晶硅層，總體膜層比較厚，所以第一次單元注入的注入元素進(jìn)入硅襯底的量受作為控制柵的多晶硅層的厚度的影響會(huì)比較大。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠通過(guò)調(diào)節(jié)控制柵厚度來(lái)調(diào)節(jié)控制閃存單元閾值電壓的方法。
[0007]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種控制閃存單元閾值電壓的方法，包括:
[0008]第一步驟:在硅片布置光刻膠，并去除硅片的包含閃存單元區(qū)域的器件區(qū)域上的光刻膠，而留下硅片的外圍部分上的光刻膠；
[0009]第二步驟:針對(duì)與將要形成的閃存單元的浮柵相對(duì)應(yīng)的特定硅片區(qū)域執(zhí)行第一次單元注入；
[0010]第三步驟:對(duì)硅片執(zhí)行處理以便在硅片上依次形成柵極氧化層、多晶硅層、氮化硅層以及掩模層；
[0011]第四步驟:針對(duì)閃存單元區(qū)域，完全刻蝕掉氮化硅層以及掩模層的厚度，并對(duì)多晶硅層進(jìn)行部分刻蝕以去掉多晶硅層的部分厚度，而留下多晶硅層的部分厚度；
[0012]第五步驟:針對(duì)閃存單元區(qū)域執(zhí)行第二次字線(xiàn)注入。
[0013]優(yōu)選地，根據(jù)第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度來(lái)設(shè)定第五步驟的第二次字線(xiàn)注入的注入條件。
[0014]而且，進(jìn)一步優(yōu)選地，通過(guò)反饋機(jī)制，根據(jù)第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度，設(shè)定第五步驟的第二次字線(xiàn)注入的注入條件。
[0015]優(yōu)選地，所述閃存單元是NOR型閃存單元。
[0016]優(yōu)選地，注入條件包括注入能量。
[0017]優(yōu)選地，注入條件包括注入時(shí)間。
[0018]優(yōu)選地，注入條件包括注入元素。
[0019]優(yōu)選地，所述方法用于制造NOR型閃存單元。
[0020]在本發(fā)明的控制閃存單元閾值電壓的方法中，針對(duì)不同的閃存單元閾值電壓要求，通過(guò)判斷多晶硅層蝕刻后的剩余厚度來(lái)選擇不同的第二次字線(xiàn)注入條件，以獲得較為穩(wěn)定的閃存單元閾值電壓值，并且進(jìn)一步通過(guò)反饋機(jī)制可以更有效并且更精確地控制最終的閃存單元閾值電壓。
【附圖說(shuō)明】
[0021]結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0022]圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的閃存單元的制造方法。
[0023]圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的閃存單元的制造方法。
[0024]圖3示意性地示出了閃存單元的字線(xiàn)閾值電壓。
[0025]圖4示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的控制閃存單元閾值電壓的方法的流程圖。
[0026]需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類(lèi)似的元件標(biāo)有相同或者類(lèi)似的標(biāo)號(hào)。
【具體實(shí)施方式】
[0027]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0028]圖4示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的控制閃存單元閾值電壓的方法的流程圖。例如，根據(jù)本發(fā)明優(yōu)選實(shí)施例的控制閃存單元閾值電壓的方法可適用于NOR型閃存單元的制造。
[0029]具體地，如圖4所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的控制閃存單元閾值電壓的方法包括:
[0030]第一步驟S1:在硅片布置光刻膠，并去除硅片的包含閃存單元區(qū)域的器件區(qū)域100上的光刻膠，而留下硅片的外圍部分200上的光刻膠；
[0031]第二步驟S2:針對(duì)與將要形成的閃存單元的浮柵相對(duì)應(yīng)的特定硅片區(qū)域執(zhí)行第一次單元注入(如圖1的向下的箭頭所示)；
[0032]第三步驟S3:對(duì)硅片執(zhí)行處理以便在硅片上依次形成柵極氧化層101、多晶硅層102、氮化硅層103以及掩模層104 ；
[0033]第四步驟S4:針對(duì)閃存單元區(qū)域(顯然，閃存單元區(qū)域包含上述特定硅片區(qū)域)，完全刻蝕掉氮化硅層103以及掩模層104的厚度，并對(duì)多晶硅層102進(jìn)行部分刻蝕以去掉多晶娃層102的部分厚度，而留下多晶娃層102的部分厚度；
[0034]第五步驟S5:針對(duì)閃存單元區(qū)域執(zhí)行第二次字線(xiàn)注入(如圖2的向下的箭頭所示)O
[0035]由此，在本發(fā)明的控制閃存單元閾值電壓的方法中，第五步驟S5的第二次字線(xiàn)注入的注入條件(例如注入能量、注入時(shí)間、注入元素)是根據(jù)多晶硅層蝕刻后的剩余厚度(即，第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度)而設(shè)定的。
[0036]優(yōu)選地，通過(guò)反饋機(jī)制，根據(jù)第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度，來(lái)設(shè)定第五步驟的第二次字線(xiàn)注入的注入條件。具體地，可以在制程系統(tǒng)中提出一種反饋機(jī)制，通過(guò)判斷多晶硅層蝕刻后的剩余厚度來(lái)選擇不同的第二次字線(xiàn)注入條件，以獲得較為穩(wěn)定的閃存單元閾值電壓值；其中，由于不同產(chǎn)品具有不同要求，因此第二次字線(xiàn)注入的注入條件及多晶硅蝕刻后剩余厚度的劃分應(yīng)以不同產(chǎn)品的要求而設(shè)定。
[0037]這樣，在本發(fā)明的控制閃存單元閾值電壓的方法中，針對(duì)不同的閃存單元閾值電壓要求，通過(guò)判斷多晶硅層蝕刻后的剩余厚度來(lái)選擇不同的第二次字線(xiàn)注入條件，以獲得較為穩(wěn)定的閃存單元閾值電壓值，并且進(jìn)一步通過(guò)反饋機(jī)制，可以更有效并且更精確地控制最終的閃存單元閾值電壓。
[0038]可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種控制閃存單元閾值電壓的方法，其特征在于包括: 第一步驟:在硅片布置光刻膠，并去除硅片的包含閃存單元區(qū)域的器件區(qū)域上的光刻膠，而留下硅片的外圍部分上的光刻膠； 第二步驟:針對(duì)與將要形成的閃存單元的浮柵相對(duì)應(yīng)的特定硅片區(qū)域執(zhí)行第一次單元注入； 第三步驟:對(duì)硅片執(zhí)行處理以便在硅片上依次形成柵極氧化層、多晶硅層、氮化硅層以及掩模層； 第四步驟:針對(duì)閃存單元區(qū)域，完全刻蝕掉氮化硅層以及掩模層的厚度，并對(duì)多晶硅層進(jìn)行部分刻蝕以去掉多晶硅層的部分厚度，而留下多晶硅層的部分厚度； 第五步驟:針對(duì)閃存單元區(qū)域執(zhí)行第二次字線(xiàn)注入。
2.根據(jù)權(quán)利要求1所述的控制閃存單元閾值電壓的方法，其特征在于，根據(jù)第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度來(lái)設(shè)定第五步驟的第二次字線(xiàn)注入的注入條件。
3.根據(jù)權(quán)利要求2所述的控制閃存單元閾值電壓的方法，其特征在于，通過(guò)反饋機(jī)制，根據(jù)第四步驟中對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度，設(shè)定第五步驟的第二次字線(xiàn)注入的注入條件。
4.根據(jù)權(quán)利要求1或2所述的控制閃存單元閾值電壓的方法，其特征在于，所述閃存單元是NOR型閃存單元。
5.根據(jù)權(quán)利要求1或2所述的控制閃存單元閾值電壓的方法，其特征在于，注入條件包括注入能量。
6.根據(jù)權(quán)利要求1或2所述的控制閃存單元閾值電壓的方法，其特征在于，注入時(shí)間。
7.根據(jù)權(quán)利要求1或2所述的控制閃存單元閾值電壓的方法，其特征在于，注入元素。
8.根據(jù)權(quán)利要求1或2所述的控制閃存單元閾值電壓的方法，其特征在于，所述方法用于制造NOR型閃存單元。
【專(zhuān)利摘要】一種控制閃存單元閾值電壓的方法，包括：在硅片布置光刻膠，去除硅片的器件區(qū)域上的光刻膠，留下外圍部分上的光刻膠；針對(duì)與將要形成的閃存單元的浮柵相對(duì)應(yīng)的特定硅片區(qū)域執(zhí)行第一次單元注入；對(duì)硅片執(zhí)行處理以便在硅片上依次形成柵極氧化層、多晶硅層、氮化硅層及掩模層；針對(duì)閃存單元區(qū)域，完全刻蝕掉氮化硅層以及掩模層的厚度，對(duì)多晶硅層進(jìn)行部分刻蝕以去掉多晶硅層的部分厚度，而留下多晶硅層的部分厚度；針對(duì)閃存單元區(qū)域執(zhí)行第二次字線(xiàn)注入。其中，通過(guò)反饋機(jī)制，根據(jù)對(duì)多晶硅層進(jìn)行部分蝕刻后留下的多晶硅層的部分厚度，設(shè)定第二次字線(xiàn)注入的注入條件。
【IPC分類(lèi)】H01L21-8247
【公開(kāi)號(hào)】CN104538361
【申請(qǐng)?zhí)枴緾N201410838328
【發(fā)明人】張怡
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開(kāi)日】2015年4月22日
【申請(qǐng)日】2014年12月25日