一種銅互連結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，更具體地，涉及一種銅互連結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002]銅互連技術(shù)是指在半導(dǎo)體集成電路互連層的制作中采用銅金屬材料取代傳統(tǒng)鋁金屬互連材料的新型半導(dǎo)體制造工藝。由于采用銅互連線可以降低互連層的厚度，使得互連層間的分布電容降低，從而使得頻率提高成為可能。但是，隨著晶片尺寸越來越大，工藝技術(shù)代越來越小，集成度越來越高，對器件的可靠性要求越發(fā)嚴(yán)格，對現(xiàn)有銅互連工藝也提出了更高的要求。
[0003]但是，隨著芯片集成度的提高，互連引線的尺寸也變得更小，同時，在較大電流密度的作用下，銅互連線中的Cu原子容易隨著電子運動方向發(fā)生迀移，產(chǎn)生電迀移現(xiàn)象，所謂電迀移現(xiàn)象是金屬線在電流和溫度作用下產(chǎn)生的金屬迀移現(xiàn)象，它可能使金屬線斷裂，從而影響芯片的正常工作。通常，電迀移在高電流密度和高頻率變化的連線上比較容易產(chǎn)生，為了避免電迀移效應(yīng)，可以增加連線的寬度，但是增加連線的寬度與芯片集成度的提高是相違背的。
[0004]在當(dāng)前的銅互連工藝中，作為布線材料的銅可以快速擴散進入并穿過硅襯底和例如二氧化硅的介質(zhì)膜，擴散進入相鄰的介質(zhì)區(qū)域可導(dǎo)致在兩互連線之間形成導(dǎo)通路徑，產(chǎn)生短路；擴散進入相鄰的硅襯底可導(dǎo)致結(jié)漏，從而破壞器件。
[0005]銅原子的電迀移的兩個主要途徑包括:銅與擴散阻擋層之間的界面以及銅與上層介質(zhì)覆蓋層之間的界面。在目前的銅互連工藝中，銅與擴散阻擋層之間的界面可以采用粘附層來解決銅金屬電迀移的問題，但是，銅與上層介質(zhì)覆蓋層之間的銅金屬電迀移問題尚未得到解決，因此，本領(lǐng)域技術(shù)人員亟需提供一種銅互連結(jié)構(gòu)的形成方法，以解決銅金屬的電迀移問題。

【發(fā)明內(nèi)容】

[0006]針對以上問題，為克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種銅互連結(jié)構(gòu)的形成方法，以解決現(xiàn)有技術(shù)中銅金屬的電迀移問題。
[0007]為解決上述問題，本發(fā)明提供一種銅互連結(jié)構(gòu)的形成方法，包括以下步驟:
[0008]步驟SOl:提供一半導(dǎo)體襯底，對所述半導(dǎo)體襯底進行光刻和刻蝕工藝，以形成溝槽；
[0009]步驟S02:在所述溝槽內(nèi)沉積擴散阻擋層以及粘附層，并填充金屬銅；其中，所述金屬銅的上表面位于所述溝槽內(nèi)；
[0010]步驟S03:對所述金屬銅進行低溫退火工藝，并在金屬銅以及粘附層的表面繼續(xù)沉積一層銅籽晶層；
[0011]步驟S04:在所述溝槽內(nèi)充滿銅銀合金層并覆蓋所述銅籽晶層的表面，并對所述銅銀合金層進行退火工藝；
[0012]步驟S05:采用平坦化工藝去除所述溝槽外多余的擴散阻擋層、粘附層、銅籽晶層以及銅銀合金層。
[0013]優(yōu)選的，所述銅銀合金層通過脈沖電鍍工藝形成。
[0014]優(yōu)選的，所述脈沖電鍍工藝中采用的電鍍液包括硫酸銅以及硫酸銀；其中，所述硫酸銅的濃度為0.03?0.3mol/L，所述硫酸銀的濃度為0.0001?0.003mol/Lo
[0015]優(yōu)選的，所述電鍍液的pH值為I?3。
[0016]優(yōu)選的，所述脈沖電鍍工藝中脈沖電鍍的參數(shù)為:正向電流密度為lmA/cm2?5mA/cm2 ;脈沖占寬比為5%?30% ;脈沖頻率為0.0lHz?IHz。
[0017]優(yōu)選的，在步驟S03中，對所述金屬銅進行退火的溫度為200?300°C，退火時間為30 ?300so
[0018]優(yōu)選的，在步驟S05中，所述溝槽外多余的擴散阻擋層、粘附層、銅籽晶層以及銅銀合金層采用化學(xué)機械研磨方法去除。
[0019]優(yōu)選的，所述擴散阻擋層以及粘附層采用原子層淀積或者化學(xué)氣相沉積工藝形成。
[0020]優(yōu)選的，所述粘附層材料為Co、Ta或Ru。
[0021 ] 優(yōu)選的，所述擴散阻擋層的材料為TaN、RuTa或WCN。
[0022]優(yōu)選的，在步驟S02中，所述金屬銅的填充方法為物理氣象淀積、化學(xué)氣象淀積或原子層淀積。
[0023]從上述技術(shù)方案可以看出，本發(fā)明提供的一種銅互連結(jié)構(gòu)的形成方法，通過設(shè)置銅銀合金層降低金屬銅表面的電迀移現(xiàn)象，同時，銅銀合金層僅占溝槽內(nèi)的部分高度，可防止電阻率的增大，進而降低集成電路的RC延遲；此外，本發(fā)明同時通過粘附層解決了金屬銅與擴散阻擋層之間電迀移問題，避免了電迀移現(xiàn)象帶來的各種工藝風(fēng)險，有利于銅互連技術(shù)的發(fā)展和應(yīng)用。
【附圖說明】
[0024]結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中:
[0025]圖1是本發(fā)明提供的一種銅互連結(jié)構(gòu)的形成方法的優(yōu)選實施例的流程示意圖；
[0026]圖2-圖6是本發(fā)明提供的一種形成銅互連結(jié)構(gòu)的優(yōu)選實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0027]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細(xì)的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。
[0028]以下結(jié)合附圖和具體實施例對本發(fā)明提供的一種銅互連結(jié)構(gòu)的形成方法作進一步詳細(xì)說明，需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0029]請參閱圖1，圖1是本發(fā)明提供的一種銅互連結(jié)構(gòu)的形成方法的優(yōu)選實施例的流程示意圖；同時，請對照參考圖2-圖6，圖2-圖6是本發(fā)明提供的一種形成銅互連結(jié)構(gòu)的優(yōu)選實施例的結(jié)構(gòu)示意圖。
[0030]請參閱圖1，本發(fā)明提供一種銅互連結(jié)構(gòu)的形成方法，包括以下步驟:
[0031]如圖2所示，步驟SOl:提供一半導(dǎo)體襯底10，對半導(dǎo)體襯底10進行光刻和刻蝕工藝，以形成溝槽20。
[0032]具體的，本實施例中，所述半導(dǎo)體襯底10的材料可以為單晶硅、多晶硅、非晶硅中的一種，所述半導(dǎo)體襯底10的材料還可以是絕緣體上娃(SOI，Silicon On Insulator),或者其他半導(dǎo)體材料或硅上外延結(jié)構(gòu)。
[0033]如圖3所示，步驟S02:在溝槽20內(nèi)沉積擴散阻擋層30以及粘附層40，并填充金屬銅50。
[0034]本實施例中，擴散阻擋層30以及粘附層40可采用原子層淀積或者化學(xué)氣相沉積工藝形成；其中，粘附層40材料優(yōu)選為Co、Ta或Ru等惰性金屬，擴散阻擋層30的材料優(yōu)選為TaN、RuTa或WCN，擴散阻擋層30的材料也可以是包括Ta、TaN, Ru、Co或Mn，以及其氧化物、氮氧化物。擴散阻擋層30以及粘附層40的厚度優(yōu)選為I?2納米。
[0035]具體的，溝槽20內(nèi)首先沉積擴散阻擋層30，擴散阻擋層30覆蓋在溝槽20的側(cè)壁以及底部，同時覆蓋在襯底10的表面；擴散阻擋層