記憶體結(jié)構(gòu)及形成記憶體結(jié)構(gòu)的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種記憶體結(jié)構(gòu)及其制備方法，特別是有關(guān)于一種通過晶體管控制的電阻式記憶體結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]記憶體主要可分為揮發(fā)性記憶體(volatile memory)和非揮發(fā)性記憶體(non-volatile memory)，其中揮發(fā)性記憶體可分為DRAM和SRAM兩種，因有著快速存取速度的優(yōu)點(diǎn)，所以被廣泛的運(yùn)用。而現(xiàn)今使用最廣泛的非揮發(fā)性記憶體為快閃記憶體(flashmemory),但其具有操作電壓過高、操作速度慢及耐久度低等缺點(diǎn)。此外，在元件不斷微縮的趨勢(shì)下，柵極絕緣層變薄進(jìn)而導(dǎo)致漏電流變大，而使可靠度降低等問題。
[0003]近年來，電阻式記憶體的發(fā)展被視為下世代高密度低功耗非揮發(fā)性記憶體的關(guān)鍵新技術(shù)。其具有結(jié)構(gòu)簡(jiǎn)單、低操作電壓、操作時(shí)間快速、可多位元記憶、耐久性佳、記憶元件面積縮小、非破壞性讀取和低成本等優(yōu)點(diǎn)，而被廣泛地研究中。電阻式記憶體最常用的基本結(jié)構(gòu)為金屬_絕緣層-金屬(metal-1nsulator-metal, MIM)結(jié)構(gòu)，通過外加偏壓來改變電阻值，以執(zhí)行寫入與抹除的動(dòng)作，使元件形成高、低電阻的狀態(tài)，也就是數(shù)字信號(hào)中的“O”與“I”。而由金屬氧化物形成的電阻切換層，更被廣泛的應(yīng)用與研究中。然而電阻式記憶體在電阻切換時(shí)，常會(huì)因測(cè)量機(jī)臺(tái)的反應(yīng)時(shí)間過慢而導(dǎo)致過多的電流驟升(currentovershoot),更嚴(yán)重會(huì)造成電阻式記憶體的崩潰。
[0004]因此，如何設(shè)計(jì)一個(gè)具有控制單元的電阻式記憶體，在電阻的連續(xù)切換下仍具有良好的穩(wěn)定性，乃為此一業(yè)界亟待解決的問題。

【發(fā)明內(nèi)容】

[0005]因此，本發(fā)明提供一種具有控制單元的電阻式記憶體結(jié)構(gòu)及形成記憶體結(jié)構(gòu)的方法，用以降低電阻式記憶體電流驟升的情形發(fā)生，并能增加電阻式記憶體的操作穩(wěn)定性。
[0006]本發(fā)明的一方面是提供一種記憶體結(jié)構(gòu)，包含一控制單元以及一記憶單元電性連接至控制單元?？刂茊卧辉礃O與一漏極；一主動(dòng)層，接觸該源極的一部分及該漏極的一部分；一柵極層；以及一柵極絕緣層，位于該主動(dòng)層與該柵極層之間。記憶單元包含一底電極層；一頂電極層；以及一電阻切換層，該電阻切換層位于該底電極層以及該頂電極層之間，其中該電阻切換層與該主動(dòng)層的材質(zhì)為氧化鋁鋅錫。
[0007]根據(jù)本發(fā)明一實(shí)施方式，其中柵極層的材質(zhì)為硅，柵極絕緣層的材質(zhì)為二氧化硅。
[0008]根據(jù)本發(fā)明一實(shí)施方式，其中源極以及漏極的材質(zhì)為鈦。
[0009]根據(jù)本發(fā)明一實(shí)施方式，其中頂電極層的材質(zhì)為鈦、氮化鈦或氧化銦錫，底電極層的材質(zhì)為金或鉬。
[0010]根據(jù)本發(fā)明一實(shí)施方式，其中還包含一氧化鉿層位于電阻切換層以及底電極層之間。
[0011]根據(jù)本發(fā)明一實(shí)施方式，其中記憶單元是位于源極或漏極上。
[0012]本發(fā)明的一方面是提供一種形成記憶體結(jié)構(gòu)的方法，包含形成一控制單元以及形成一記憶單元。先提供一柵極層，并濕氧退火柵極層以形成一柵極絕緣層于柵極層上。濺鍍一主動(dòng)層于該柵極絕緣層上，以及蒸鍍一源極以及一漏極于主動(dòng)層的兩側(cè)。接著蒸鍍一底電極層于漏極上，并濺鍍一電阻切換層于底電極層上，其中電阻切換層與主動(dòng)層的材質(zhì)為氧化鋁鋅錫。最后蒸鍍一頂電極層于電阻切換層上。
[0013]根據(jù)本發(fā)明一實(shí)施方式，其中形成該控制單元的溫度范圍為400°C至450°C。
[0014]根據(jù)本發(fā)明一實(shí)施方式，其中形成該記憶單元的溫度范圍為15°C至35°C。
[0015]根據(jù)本發(fā)明一實(shí)施方式，還包含形成一氧化鉿層于該電阻切換層以及該底電極層之間。
【附圖說明】
[0016]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的詳細(xì)說明如下:
[0017]圖1繪示根據(jù)本發(fā)明部分實(shí)施方式的一種記憶體結(jié)構(gòu)的剖面圖；
[0018]圖2繪示根據(jù)本發(fā)明其他部分實(shí)施方式的一種記憶體結(jié)構(gòu)的剖面圖；
[0019]圖3繪示根據(jù)本發(fā)明部分實(shí)施方式對(duì)柵極層施加不同偏壓下的電壓及電流關(guān)系圖；
[0020]圖4繪示根據(jù)本發(fā)明部分實(shí)施方式的不同電阻態(tài)的電阻值與數(shù)據(jù)維持時(shí)間的關(guān)系圖；
[0021]圖5繪示依據(jù)本發(fā)明部分實(shí)施方式的一種制備記憶體結(jié)構(gòu)的流程圖。
【具體實(shí)施方式】
[0022]為了使本發(fā)明的敘述更加詳盡與完備，下文將參照附隨附圖來描述本發(fā)明的實(shí)施方式與具體實(shí)施例；但這并非實(shí)施或運(yùn)用本發(fā)明具體實(shí)施例的唯一形式。以下所揭露的各實(shí)施例，在有益的情形下可相互組合或取代，也可在一實(shí)施例中附加其他的實(shí)施例，而無須進(jìn)一步的記載或說明。
[0023]此外，相對(duì)詞匯，如“下”或“底部”與“上”或“頂部”，用來描述文中在附圖中所示的一元件與另一元件的關(guān)系。相對(duì)詞匯是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉(zhuǎn)，元件將會(huì)被描述原為位于其它元件的“下”側(cè)將被定向?yàn)槲挥谄渌摹吧稀眰?cè)。例示性的詞匯“下”，根據(jù)附圖的特定方位可以包含“下”和“上”兩種方位。同樣地，如果一附圖中的裝置被翻轉(zhuǎn)，元件將會(huì)被描述原為位于其它元件的“下方”或“之下”將被定向?yàn)槲挥谄渌系摹吧戏健?。例示性的詞匯“下方”或“之下”，可以包含“上方”和“上方”兩種方位。
[0024]電阻式記憶體是利用高電阻態(tài)(high resistance state, HRS)與低電阻態(tài)(lowresistance state, LRS)切換時(shí)讀取電流的改變，判斷數(shù)據(jù)儲(chǔ)存值為0或I。通常是利用測(cè)量機(jī)臺(tái)來限制電流大小，以達(dá)成高電阻態(tài)與低電阻態(tài)之間的切換。但測(cè)量機(jī)臺(tái)在切換過程中電流會(huì)過度驟升(overshoot)并產(chǎn)生漏電流，而導(dǎo)致電阻值的不穩(wěn)定。為了解決漏電流造成的影響，在每個(gè)記憶體單元上必須串接一個(gè)控制單元。其中晶體管較測(cè)量機(jī)臺(tái)具備更穩(wěn)定的操作特性，使用一晶體管一記憶體的陣列結(jié)構(gòu)(one transistor-oneresistor, 1T1R)能有效降低電流驟升的情形發(fā)生。
[0025]請(qǐng)參閱圖1，圖1繪示依據(jù)本發(fā)明部分實(shí)施方式的一種記憶體結(jié)構(gòu)的剖面圖。一記憶體控制單元100包含一基板110、一控制單元120以及一記憶單元140。其中基板110為硅基板、玻璃基板、金屬基板或高分子薄膜基板。
[0026]控制單元120為反交錯(cuò)式底部柵極薄膜晶體管(Inverted Staggered BottomGate Thin Film Transistors),包含一柵極層121,其材質(zhì)為低電阻系數(shù)的娃(Si);—柵極絕緣層122位于柵極層121上，其材質(zhì)為二氧化硅；一源極123與一漏極124位于柵極絕緣層122上，其材質(zhì)為鈦；以及一主動(dòng)層125位于柵極絕緣層122上并接觸源極123的一部分及漏極124的一部分,其中主動(dòng)層125的材質(zhì)為氧化招鋅錫(Aluminum Zinc Tin Oxide)。
[0027]氧化鋁鋅錫為一種非晶態(tài)透明氧化物半導(dǎo)體，其可取代無機(jī)類的非晶硅或復(fù)晶硅作為主動(dòng)層125，以解決非晶硅的載子移動(dòng)率低、操作電壓大、電特性不穩(wěn)定等問題?；蚴墙鉀Q復(fù)晶硅的制作成本過高、制程復(fù)雜、元件均勻性較差等問題。氧化鋁鋅錫的電子遷移率可達(dá)到5cm2/V.s,相較于傳統(tǒng)非晶娃的電子遷移率僅約0.lcm2/V.S。
[0028]在本發(fā)明的部分實(shí)施例中，柵極層121的材質(zhì)亦可為金屬導(dǎo)體，如鋁(Al)、鑰(Mo)、鈦(Ti)、鎢(W)或相關(guān)合金。在本發(fā)明的其他部分實(shí)施例中，可另外沉積五環(huán)素(pentacene)或聚3_己基噻吩(P3HT)于主動(dòng)層125上,使控制單元120能利用電子或電洞兩種載子進(jìn)行傳輸。
[0029]請(qǐng)繼續(xù)參閱圖1,記憶體控制單元100還包含記憶單元140,其中記憶單元140位于控制單元120的漏極124上并電性連接至漏極124。記憶單元140為一電阻式記憶體，其具有金屬-絕緣體-金屬(metal-1nsulator-metal, MIM)的層狀結(jié)構(gòu)。通過外加偏壓來改變記憶單元140的電阻值，以執(zhí)行寫入與抹除的動(dòng)作。在本發(fā)明的其他實(shí)施例中，記憶單元140亦可位于控制單元120的源極123上。
[0030]記憶單元140包含一底電極層142，其材質(zhì)為金或鉬金；一電阻切換層144位于底電極層142上，其材質(zhì)與主動(dòng)層125同為氧化鋁鋅錫；以及一頂電極層146，其材質(zhì)為鈦、氮化鈦或氧化銦錫。記憶單元140通過形成與切斷電阻切換層144中的導(dǎo)電路徑而達(dá)成電阻切換特性，而此導(dǎo)電路徑通常被認(rèn)為是由偏壓導(dǎo)致電阻切換層144內(nèi)的缺陷產(chǎn)生。此缺陷的組成可能為金屬離子或是氧空缺。
[0031]在本發(fā)明的部分實(shí)施例中，電阻切換層144為一雙層電阻切換層，其包含一氧化鋁鋅錫層以及一氧化鉿層。使用雙層結(jié)構(gòu)能降低記憶單元的工作電流，并同時(shí)增加電阻切換的均勻性。
[0032]其中，主動(dòng)層125以及電阻切換層144的材質(zhì)同為氧化鋁鋅錫。氧化鋁鋅錫具有新穎的透明特性、高載子遷移率、優(yōu)越的低溫沉積條件以及非晶態(tài)面積均勻等特性，可同時(shí)用于制備主動(dòng)層125以及電阻切換層144。此外，氧化鋁鋅錫中并不含有昂貴的銦元素與鎵元素，更能有效降低元件制作成本，并維持良好的數(shù)據(jù)儲(chǔ)存特性。但控制單元120中的主動(dòng)層125以及記憶單元140中的電阻切換層144的材質(zhì)不以此為限，其亦可同為其他不含有銦元素與鎵元素的非晶態(tài)透明氧化物半導(dǎo)體。
[0033]應(yīng)用本發(fā)明的優(yōu)點(diǎn)是在于以氧化鋁鋅錫制備主動(dòng)層125與電阻切換層144的設(shè)計(jì)，可通過其透明非晶態(tài)特性，在低溫下應(yīng)用于軟性基板形成記憶體結(jié)構(gòu)100，并可與如顯示面板的開關(guān)元件制程整合，適用于低功耗軟性電子領(lǐng)域，而輕易地達(dá)到上述的目的。
[0034]在本發(fā)明的其他實(shí)施例中，電阻切換層144可直接位于源極123或漏極124上，直接以源極123或漏極124做為記憶單元140的底電極層142。
[0035]在此必須說明，下述實(shí)施例省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參考前述實(shí)施例，下述實(shí)施例不再重復(fù)贅述。
[0036]請(qǐng)繼續(xù)參閱圖2，圖2繪示依據(jù)本發(fā)明其他部分實(shí)施方式的一種記憶體結(jié)構(gòu)的剖面圖。一記憶體控制單元200包含一基板210、一控制單元220以及一記憶單元240。
[0037]控制單元220為反交錯(cuò)式頂部柵極薄膜晶體管(Inverted Staggered Top GateThin Film Transistors)，包含一源極223與一漏極224位于基板210上；一主動(dòng)層225位于基板210上并接觸源極223的一部分及漏極224的一部分；一柵極絕緣層222位于源極223、漏極224與主動(dòng)層225上；以及一柵極層221位于柵極絕緣層222上。
[0038]請(qǐng)繼續(xù)參閱圖2,記憶體控制單元200還包含記憶單元240,其中記憶單元240位于控制單元220的漏極