專利名稱：存儲單元的制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由至少一只選擇晶體管和包含高ε或鐵電介質(zhì)的一只存儲電容器構(gòu)成的存儲單元的制法，其中，在半導體本體內(nèi)或上選擇晶體管安排在第1平面內(nèi)，而存儲電容器安排在第2平面內(nèi)，其中第1平面通過硅制第1插塞與第2平面電學連接，由硅制成的第2插塞連接其上，該第2插塞與存儲電容器的存儲節(jié)電極電學連接。這種存儲單元可以從DE19540213A1獲悉。此外，在DE19543539C1描述了一種存儲器裝置的制法，其中在半導體本體上沉積的第1絕緣層中插入第1插塞。然后在這第1絕緣層上沉積的第2絕緣層內(nèi)在第1插塞上提供第2插塞。
在制造這種存儲單元時，由高ε或鐵電材料構(gòu)成的介質(zhì)，例如鋇鍶鈦酸鹽(BST)或鉍鋇鉭酸鹽(SBT)，必需用氧進行退火。但是在這退火時各暴露的硅層被氧化，所以它喪失其導電性。在存儲單元情況下，在插塞內(nèi)應(yīng)用多晶硅，以便把選擇晶體管與安置其上的疊層存儲電容器的一個電極相連接。這些塞是保證在存儲電容器和選擇晶體管之間電連接的連接層。為了現(xiàn)在在BST或SBT退火時防止在選擇晶體管和存儲電容器之間插塞內(nèi)多晶硅的氧化，插塞表面迄今習慣上復蓋壁壘層，因此可以不再發(fā)生氧向多晶硅的擴散。然而找到用于這種壁壘層的合適材料是很難和費線的，因為在BST或SBT退火時它必須能承受在700-800℃范圍的高溫。
因此本發(fā)明的任務(wù)是建立一種存儲單元的制法，其中不用壁壘層，選擇晶體管可以與存儲電容器如此好地電學連接，以致于可以不出現(xiàn)硅的氧化。
在本文開始所述類型的方法中，按本發(fā)明此任務(wù)通過以下方式解決，在加上介質(zhì)前和形成存儲電容器的單元板電極后，在多晶硅層的窗口內(nèi)暴露的第1插塞表面用絕緣層復蓋作為占位用，隨后形成介質(zhì)，接著形成存儲器節(jié)電極，最后用硅來取代絕緣層，該硅以與第1插塞直接連接方式形成第2插塞。
第1插塞和第2插塞優(yōu)先由多晶硅形成。另外它也可以選擇由無定形硅制造。
絕緣層優(yōu)先由氮化硅形成。
在本發(fā)明方法中，首先存儲電容器的單元板電極借助網(wǎng)狀圖形輪廓的輔助結(jié)構(gòu)產(chǎn)生。在這優(yōu)先由多晶硅形成的輔助結(jié)構(gòu)中，隨后刻蝕單元節(jié)連接用的接觸孔。接著該接觸孔填充例如由氮化硅制的絕緣層作占位用。隨后制造存儲電容器，其中可以毫不費力地進行高溫下的BST或SBT的氧化退火，因為背離選擇晶體管的插塞這時仍然用絕緣層復蓋，所以可靠地避免這種插塞的硅氧化。隨后，只是在這退火之后，由絕緣層制的“占位”被形成第2插塞的硅取代。
電極本身例如可以通過釕(Ru)的化學汽相淀積(CVD淀積)或當然也可以通過鉑(Pt)的濺射和用鎢填充縮孔形成。但是也可以使用其它材料取代釕、鉑或鎢，尤其是在US5554866內(nèi)所描述的材料。
本發(fā)明依靠附圖詳細說明如下，即

圖1到7示出說明本發(fā)明的存儲單元制法的第1實施例的剖面圖，圖8示出按第1實施例制造的存儲單元的俯視圖，圖9到14示出說明本發(fā)明的存儲單元制法的第2實施例的剖面圖，圖15示出按第2實施例制造的存儲單元的俯視圖。
依靠圖1和2說明的第1實施例的步驟，以同樣方式也適用于第2實施例，并且為了簡化說明，只依靠第1實施例進行描述。
在圖1到7和圖9到14的剖面圖內(nèi)，只用影陰線描繪了單個部件，以便這樣可以使圖盡可能一目了然。
圖1示出p型導電的半導體本體1,n+導電區(qū)2作為由例如氧化硅制造的絕緣層3之間的源極或漏極置入p型導電的半導體本體1內(nèi)。在半導體本體1之上方提供在由例如氧化硅制的絕緣材料4內(nèi)的字線WL，位線在圖平面前或后垂直字線WL走向，并且在圖的剖面圖內(nèi)未示出。
在半導體本體1的表面上還存在由例如氧化硅制造的中間氧化物層5，通過它由摻雜多晶硅制的第1插塞6延伸直到與區(qū)2接觸。
在如此制成的裝置上，如圖2所示，首先淀積具有層厚500nm的多晶硅，它借助光刻技術(shù)和刻蝕技術(shù)結(jié)構(gòu)化，以便在去掉光刻膠之后，多晶硅層7殘留在第1插塞6上的區(qū)域。在有些情況下，這些多晶硅層7還用具有層厚約50nm的間隔層或側(cè)墻8增強。但這層8不是必須被涂復。
之后，通過CVD淀積具有約100nm層厚的釕，對其進行化學機械拋光，以致在層7或8之間的隙縫內(nèi)殘留釕層9。
通過另一光刻工藝和刻蝕工藝，在多晶硅層7內(nèi)直接在插塞6上的區(qū)域內(nèi)刻蝕孔，該孔用例如氮化硅的絕緣材料充填，所以絕緣層10在這些孔內(nèi)直接在第1插塞6上形成。在反刻蝕氮化硅之后形成圖3所示的結(jié)構(gòu)。
接著，通過濕法刻蝕去除多晶硅層7,8，以致只有釕層9和絕緣層10殘留。在如此得到的結(jié)構(gòu)上淀積例如BST介質(zhì)，接著通過刻蝕對它如此結(jié)構(gòu)化，以致于它只留在溝的側(cè)壁上，并在那里形成介質(zhì)11。因此得到圖4所示的結(jié)構(gòu)。
之后，重新通過CVD在介質(zhì)11之間的溝內(nèi)沉積約200nm層厚的釕，并進行化學機械拋光，因此得到圖5所示的結(jié)構(gòu)，其中釕電極12安置在BST介質(zhì)11的兩側(cè)。
接著，通過濕法刻蝕去除起“占位”作用的氮化硅層10。該氮化硅層10，在BST介質(zhì)11退火時保護插塞6(參照圖4)防止被氧氧化。在去掉氮化硅層10和濕法刻蝕掉與該氮化硅層10相鄰的BST介質(zhì)11之后，如此形成的溝被摻雜的多晶硅填滿，以致形成與第1插塞6直接連接的第2插塞13。在必要時插塞6,13進行n+摻雜。在插塞13反刻蝕后，得到圖6所示結(jié)構(gòu)。
接著還進行TEOS淀積(TEOS=Tetraethlenorhtosilikat四乙基原硅酸鹽)，以便形成二氧化硅層14，由此出現(xiàn)圖7所示結(jié)構(gòu)，其中特別標出一個單個單元的電容器15。
圖8示出對用本發(fā)明方法得到的，具有形成網(wǎng)狀圖形的釕層9、第2插塞13,BST介質(zhì)11和(通過與插塞13相鄰的釕層12形成的)釕節(jié)點12的存儲單元俯視圖。網(wǎng)形釕層9形成存儲電容器的單元板電極。
應(yīng)該看到，圖1到圖7的剖面通過圖8在水平方向示出，其中該剖面當然不是按照各自相同的比例復制圖8的各個結(jié)構(gòu)。
存儲單元的本發(fā)明制法的第2實施例依靠圖9到15說明如下，接著上面借助圖1和2說明的方法步驟。
正如圖9所示，充填在多晶硅層7,8(參照圖2)之間的溝，以首先通過濺射沉積50nm厚的鉑層，接著進行化學機械拋光，以形成鉑層16。鉑層16的中間空間充填用CVD法淀積的約50nm厚的鎢層17，接著化學機械拋光。隨后正如圖10所示，類似于在依靠圖3說明的第1實施例步驟，進行多晶硅層7,8的結(jié)構(gòu)化，以便在這些多晶硅層中產(chǎn)生充填氮化硅層10的該孔。正如在第1實施例那樣，在第2實施例內(nèi)孔或在這充填的氮化硅層10直接處于第1插塞6之上，以致它在那兒在隨后的退火處理時形成占位，以防止第1插塞6在氧氣氛下氧化。這樣在氮化硅反刻蝕后得到圖10所示的結(jié)構(gòu)。
接著通過濕法刻蝕去除多晶硅層7,8,BST整個平面地淀積在如此建立的結(jié)構(gòu)上，以致形成圖11所示的、具有BST介質(zhì)11的布局。
接著，進行鉑層18的淀積，隨后對其化學機械拋光。之后，BST介質(zhì)11退火，在該退火過程，第1插塞6通過氮化硅層10保護，以致在第1插塞6的表面不出現(xiàn)氧化。
最后，在鉑層18內(nèi)的隙縫還充填約50nm厚的鎢層19，該鎢層通過CVD法淀積，接著化學機械拋光。因此得到圖12所示結(jié)構(gòu)。
之后，與依靠圖6說明的步驟類似，氮化硅層10通過濕法刻蝕去掉。
之后，進行摻雜多晶硅層的淀積，因此硅層在第1插塞6上形成第2插塞13，以致于插塞6,13彼此直接接觸。所以在多晶硅反刻蝕之后得到圖13所示結(jié)構(gòu)。
接著，仍然沉積TEOS二氧化硅層14，由此制成存儲單元，其中重又特別標出一個單個單元的電容器15。
圖15示出由根據(jù)第2實施例方法得到的存儲單元的俯視圖，它與第1實施例的圖8類似。也正如圖9到14剖面所指出，該剖面在水平方向通過圖15的布局分布。
本發(fā)明的要點是在退火過程中第1插塞6被例如氮化硅制造的絕緣層10復蓋，所以第1插塞在氧氣內(nèi)沒有受到氧化。在退火過程后，去除用作占位的絕緣層10，以便被摻雜多晶硅所取代，于是該摻雜多晶硅形成與第1插塞6直接接觸的第2插塞13。
各個工藝步驟是很高程度地彼此自對準，所以可以獲得高精確度。也可以以最佳方式充分利用存儲電容器的單元面積。不必要壁壘層，因為如上所述，在退火過程中第1插塞的多晶硅受絕緣層保護。需再次指出，也可以用其它材料，如特別是由專利US5554866獲悉的其它材料，代替上述實施例中應(yīng)用的釕，鉑和鎢。
最后，在本發(fā)明首先產(chǎn)生單元板電極(參照例如在圖3和圖4內(nèi)的釕層9)，作為網(wǎng)狀圖形構(gòu)成。以后，在該輔助結(jié)構(gòu)內(nèi)為了單元節(jié)連接，刻蝕接觸通孔，并用由例如氮化硅制造的絕緣層作占位填充。因此可以對BST使用高溫下的氧化退火。只是最后才利用多晶硅取代由例如氮化硅構(gòu)成的占位。
權(quán)利要求
1．由至少一只選擇晶體管和包含高ε或鐵電介質(zhì)(11)的一只存儲電容器構(gòu)成的存儲單元的制法，其中，在半導體本體(1)內(nèi)或上選擇晶體管安排在第1平面內(nèi)，而存儲電容器安排在第2平面內(nèi)，其中第1平面通過由硅制成的第1插塞(6)與第2平面電學連接，由硅制成的第2插塞(13)連接其上，該第2插塞與存儲電容器的存儲節(jié)電極(12)電學連接，其特征為，在加上介質(zhì)(11)之前，在形成用于存儲電容器的單元板電極(9)之后，在多晶硅層(7)的窗口里暴露的第1插塞(6)表面被作為占位的絕緣層(10)復蓋；之后形成介質(zhì)(11)，接著形成存儲節(jié)電極(12)；最后絕緣層(10)被硅取代，該硅形成直接與第1插塞(6)連接的第2插塞(13)。
2．根據(jù)權(quán)利要求1所述的制法，其特征為，通過化學汽相淀積(CVD)形成公共電極(12)。
3．根據(jù)權(quán)利要求2所述的制法，其特征為，在汽相淀積時，淀積釕。
4．根據(jù)權(quán)利要求1到3之一所述的制法，其特征為，通過濺射形成公共電極。
5．根據(jù)權(quán)利要求4所述的制法，其特征為，在濺射時沉積鉑。
全文摘要
本發(fā)明涉及由至少一只選擇晶體管和包含高ε或鐵電介質(zhì)(11)的一只存儲電容器構(gòu)成的存儲單元的制法,其中,在半導體本體(1)內(nèi)或上選擇晶體管安排在第1平面內(nèi),而存儲電容器安排在第2平面內(nèi),其中第1平面通過由硅制成的第1插塞(6)與第2平面電學連接,由硅制成的第2插塞(13)連接其上,該第2插塞與存儲電容器的存儲節(jié)電極電學連接。這時第1插塞(6)直接與第2插塞(13)連接。在該方法中,在對高ε或鐵電介質(zhì)(11)高溫工藝處理期間第1插塞(6)被用作占位的、隨后被用作第2插塞(13)的硅取代的氮化硅層(10)保護。
文檔編號H01L21/8246GK1323447SQ99811700
公開日2001年11月21日 申請日期1999年7月5日 優(yōu)先權(quán)日1998年7月31日
發(fā)明者J·維勒爾, F·霍夫曼, T·施勒賽爾, W·克勞特施奈德爾 申請人:因芬尼昂技術(shù)股份公司