專利名稱：電可擦除非易失性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及非易失性存儲(chǔ)器，并特別涉及電可擦除非易失性存儲(chǔ)器。
非易失性存儲(chǔ)器單元得利于它們甚至在存儲(chǔ)器斷電時(shí)，仍然保留所記錄的信息。有幾種不同類型的非易失存儲(chǔ)器，包括可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)和快閃式EEPROM存儲(chǔ)器。
EPROM通過(guò)曝光是可擦除的，而且借助于溝道過(guò)熱電子注入到浮置柵極是電可編程的。一般的EEPROM具有同樣的編程功能，但借助于電子隧道效應(yīng)取代光可擦除，它們能被擦除和編程。因此，信息能貯存在這些存儲(chǔ)器中，當(dāng)電源關(guān)斷時(shí)仍能保持；并能按照需要使用適當(dāng)?shù)募夹g(shù)加以擦除以用于再編程。快閃EEPROM能被成塊擦除，通常它們比一般的EEPROM有更快的讀取時(shí)間。
目前快閃存儲(chǔ)器(閃存)已經(jīng)得到大量普及，例如，閃存常常用于為微控制器、調(diào)制解調(diào)器和智能卡提供片上存儲(chǔ)器，以及象那些希望存儲(chǔ)代碼且需要快速修正的場(chǎng)所。
同時(shí)閃存和EEPROM是緊密相關(guān)的，在很多場(chǎng)合閃存是優(yōu)先選用的，因?yàn)槠漭^小的單元尺寸意味著它們能更經(jīng)濟(jì)地制造出來(lái)。然而，閃存和EEPROM往往都具有非常相似的單元特征。
當(dāng)EEPROM被擦除時(shí)，用一個(gè)操作擦去一個(gè)或多個(gè)存儲(chǔ)單元。在控制極和基片接地的期間，將一個(gè)高電位加到存儲(chǔ)單元源極和/或漏極上。導(dǎo)致浮置柵極上的負(fù)電荷順著Fowler-Nordheim隧道拉到源和/或漏極區(qū)域。這種技術(shù)在那些浮置柵極與源極和/或漏極區(qū)域間的電介質(zhì)非常薄的情況下是有效的。
常規(guī)的擦除技術(shù)存在大量的缺點(diǎn)，包括如下事實(shí)它會(huì)產(chǎn)生在源極和/或漏極與基片結(jié)間的反向電壓擊穿，引起在氧化物中俘獲過(guò)熱空穴和可靠性問(wèn)題。
常遲(Chi Chang)以及其他人的“薄型氧化物MOS器件中漏極雪崩和空穴俘獲感應(yīng)柵極泄漏”(電器和電子工程師協(xié)會(huì)(IEEE)電子器件通訊，1988年，卷9,588-90頁(yè))。為了克服這一點(diǎn)，一些設(shè)計(jì)者已經(jīng)采用稱為雙擴(kuò)散結(jié)去加強(qiáng)基片結(jié)擊穿電壓。但是，雙擴(kuò)散結(jié)有一定的缺點(diǎn)，包括(1)它可能需要額外的單元尺寸，減少了可能的單元密度和(2)它仍然有柵極感應(yīng)的漏極泄漏(GIDL)電流。別的可能的解決辦法，是在控制極上使用相當(dāng)高的負(fù)電位，因此以較低的電壓加到源極上。Sameer S.Haddad以及其他人的美國(guó)專利號(hào)5,077,691的名稱為“用負(fù)柵壓擦除操作的快閃EEPROM陣列”，這同樣會(huì)減少源極到基片結(jié)間的電場(chǎng)。
然而，由于溝道長(zhǎng)度變小，這種空穴俘獲變成隨溝道長(zhǎng)度而變。這個(gè)效應(yīng)已經(jīng)作為一個(gè)可能的“對(duì)快閃存儲(chǔ)器單元大小的基本局限”被描述。陳建(Jian Chen)以及其他人的“在快閃EEPROM存儲(chǔ)器單元的放電期間短溝道加強(qiáng)的退化”(集成式工程數(shù)據(jù)庫(kù)(IEDM)1995-331，13.6.1-13.6.4)，那篇文章指出，在放電加強(qiáng)期間，由通過(guò)二氧化硅到二氧化硅界面的能帶到能帶隧道旅行的空穴，被強(qiáng)大的橫向場(chǎng)所加速，并且獲得足夠的能量，變成高能量的過(guò)熱空穴。該文解釋了負(fù)柵壓將這些高能量的過(guò)熱空穴拉到柵極，導(dǎo)致它們?nèi)マZ擊表面、被俘獲和開(kāi)創(chuàng)界面狀態(tài)。由于溝道長(zhǎng)度減小，橫向電場(chǎng)增加，就加重了此效應(yīng)。
該文建議，上述問(wèn)題可以借助增加溝道長(zhǎng)度來(lái)避免。由于此辦法與長(zhǎng)期存在的小尺寸器件的工業(yè)發(fā)展趨向相反，這就是用愈來(lái)愈小尺寸的設(shè)備生產(chǎn)小尺寸產(chǎn)品的成本較低；因此這辦法并不特別希望采用的。
陳建以及其他人建議解決問(wèn)題的另一個(gè)辦法，是當(dāng)由源極來(lái)的單元放電期間在漏極施加一個(gè)正偏置。在該文討論的結(jié)果中同時(shí)指出，這個(gè)辦法的確在一定程度上改善了該問(wèn)題；但是甚至當(dāng)采用這個(gè)方法時(shí)，仍然出現(xiàn)了一些退化現(xiàn)象。
該文還建議使用溝道擦除，由于減少在源區(qū)附近過(guò)熱空穴的產(chǎn)生，能夠改進(jìn)控制柵極擾動(dòng)誤差和可靠性，這個(gè)溝道擦除的獲得，是采用和一個(gè)高負(fù)壓加到控制柵極和把一個(gè)5伏電壓加到P-勢(shì)阱和N-勢(shì)阱。見(jiàn)T.Jinbo以及其他人的“使用扇區(qū)擦除方式的單一5伏16兆字節(jié)的快閃存儲(chǔ)器”(1992 IEEE固體電路雜志，1992年11月，No.11，卷27,1547-1557頁(yè))。這需要比在漏極消除情形約要高1/3的負(fù)柵壓(SameerS.Haddad及其他人的美國(guó)5,077,691號(hào)專利)。參見(jiàn)萬(wàn)行健(Hsing-jen Wan)及其他人的“用負(fù)柵偏置和輕摻雜漏極(LDD)擦除結(jié)抑制快閃EEPROM擦除泄漏”(IEEE超大規(guī)模集成電路會(huì)議論文集(日本)1993年5月81-82頁(yè))。
本發(fā)明的發(fā)明者認(rèn)為，這些方法沒(méi)有一個(gè)是完全令人滿意的，繼續(xù)存在對(duì)一個(gè)有效的、尺寸可調(diào)的擦除機(jī)制的需求。因此，那些熟悉本項(xiàng)技術(shù)的人們，在認(rèn)識(shí)使用與EEPROM擦除周期有關(guān)的負(fù)控制柵壓所帶來(lái)的一系列優(yōu)點(diǎn)時(shí)，各種各樣的缺點(diǎn)妨礙了這些熟悉本項(xiàng)技術(shù)的人們?nèi)ゲ捎媚切﹥?yōu)點(diǎn)。
按照本發(fā)明的一個(gè)方面，一個(gè)非易失性存儲(chǔ)器單元是在P型區(qū)形成。該存儲(chǔ)器單元也包括一個(gè)晶體管，具有一個(gè)浮置柵和一個(gè)控制柵以及一對(duì)摻雜區(qū)，用作在P型區(qū)中形成一個(gè)源極和一個(gè)漏極。浮置柵是能被從浮置柵到一個(gè)摻雜區(qū)的電子隧道擦除。該P(yáng)型區(qū)和一個(gè)摻雜區(qū)分別被正電位偏置。在摻雜區(qū)偏置和P型區(qū)電位間的差值小于Vcc而大于0。該控制柵極是負(fù)偏置的。
按照本發(fā)明的另一個(gè)方面，用于擦除一個(gè)存儲(chǔ)器單元的方法具有控制柵、浮置柵、一個(gè)溝道和一對(duì)摻雜區(qū)，用作在P-勢(shì)阱中形成的源極和漏極，此P-勢(shì)阱依次在N-勢(shì)阱中形成，包括負(fù)偏置控制柵極的步驟。P-勢(shì)阱和一個(gè)摻雜區(qū)是正偏置的，以致?lián)诫s區(qū)偏置電位減去P一勢(shì)阱偏置電位小于Vcc而大于0。
附圖的簡(jiǎn)要說(shuō)明

圖1是一個(gè)實(shí)施例的單元配置的簡(jiǎn)圖描繪；并且圖2是另一個(gè)實(shí)施例的單元配置簡(jiǎn)圖描繪。
參照附圖，其中相同的參考符號(hào)用于全部幾個(gè)圖的相同部分，見(jiàn)圖1，存儲(chǔ)器單元10，包括控制柵極12和浮置柵極14。這種結(jié)構(gòu)有利于實(shí)現(xiàn)在半導(dǎo)體層30上有一個(gè)電氣絕緣的浮置柵14。然而，特殊的單元結(jié)構(gòu)不是關(guān)鍵性的，本發(fā)明可以用多種存儲(chǔ)器單元結(jié)構(gòu)來(lái)實(shí)現(xiàn)，包括如分隔柵極和疊層?xùn)艠O單元結(jié)構(gòu)。
基片30可以是P型半導(dǎo)體，包括重?fù)诫s源極區(qū)16和重?fù)诫s漏極區(qū)18。區(qū)域16和18也可包括輕摻雜漏極(LDD)延伸(圖中未表示)。為了使單元有最好的性能，漏極偏置電位24，基片偏置電位26，源極偏置電位20和柵極偏置電位36是可以調(diào)整的。
采用任何已知的技術(shù)，可以閱讀和編程單元10。圖1中的偏置電位用于實(shí)現(xiàn)從浮置柵14主要是到源極18的一個(gè)Fowler-Nordheirn電子隧道，如同箭頭“e”指示的。
在擦除期間，控制柵極12被強(qiáng)制施加-7伏到-14伏的電壓，且源極偏置電位20等于或者大于P勢(shì)阱電位。用保持控制柵偏置比-11伏更正些，使形成單元的過(guò)程與標(biāo)準(zhǔn)的邏輯過(guò)程更兼容些。借助于使源極20電位等于或大于P勢(shì)阱電位，使橫向的電場(chǎng)被減小，減小能帶到能帶的感應(yīng)空穴俘獲的隧道。源極偏置電位在P-勢(shì)阱和漏極偏置電位之間是有利的。換言之，源極電位可以浮動(dòng)。
就漏極滲透區(qū)18和基片30而言；它們被偏置在接近Vcc或高一些的正電位上。Vcc是由所用的特定工藝確定的。例如，對(duì)于目前的工藝，它可以是1.8伏到5伏。這就減小了穿過(guò)在N+滲透區(qū)18和基片30間的結(jié)電場(chǎng)。減少GIDL電流和橫向電場(chǎng)阻止浮置柵極14下柵極氧化物中過(guò)熱空穴俘獲的加速。更可取的是，漏極18不偏置一個(gè)高于基片30的電壓到這種程度，以致柵極感應(yīng)的漏極泄露(GIDL)成為問(wèn)題。以當(dāng)前的技術(shù)，這意味著漏極18偏置電壓不高于基片偏置電壓大約1-2伏是有利的。參見(jiàn)S.Parke和其他人的“使用Quasi二維分析法設(shè)計(jì)輕摻雜MOSFET的GIDL抑制”(IEEE電子器件學(xué)報(bào)，Vol.39,pp1694-1703,1992年)，此成果已被采用，參見(jiàn)本文。此外，如果源極偏置電位過(guò)多地超過(guò)了基片30的偏置電位，則由于橫向結(jié)電場(chǎng)的加速會(huì)發(fā)生過(guò)熱空穴俘獲。通常，源極偏置電位減去基片30偏置電位大于0至小于Vcc為好。如圖2所示，使用被嵌入N勢(shì)阱32中的P勢(shì)阱30能很容易地在基片30上施加一個(gè)正電壓。為了避免P-勢(shì)阱電/N-勢(shì)阱正向偏置P-勢(shì)阱電壓26等于或小于N勢(shì)阱28較好。因此，采用Vcc正電壓或較高一些的電壓到P-勢(shì)阱30、N-勢(shì)阱32和漏極18上，能在允許漏極18電壓升至Vcc或更高的條件下消除被GIDL所引起的過(guò)熱空穴俘獲。較可取的是漏極偏置電位減去P-勢(shì)阱偏置電位大于0而小于Vcc，或者至少是大于0而等于或小于Vcc。
跨在電容33上的電壓是浮動(dòng)?xùn)艠O14電位與擴(kuò)散區(qū)18和P-勢(shì)阱30電位之差。當(dāng)差別超過(guò)8-10伏時(shí)，產(chǎn)生足夠的隧道電流，并且浮置柵極14能在幾毫秒到幾秒的時(shí)間范圍中，取決于隧道氧化物42厚度，被擦除至負(fù)電位。
電子通過(guò)隧道到漏極區(qū)18(漏極擦除)。隧道電流取決于浮置柵14到漏極18的電壓。然而，通過(guò)以如漏極18所示的方式偏置源極16，可以提供一種源極擦除機(jī)制來(lái)取代漏極擦除機(jī)制。在源極擦除期間，漏極電位應(yīng)以同樣的方式被控制，如同在漏極擦除場(chǎng)合中的源極電位。
單元10和10a可采用一般的工藝技術(shù)來(lái)形成，諸如雙極型單金屬CMOS工藝。在這里，說(shuō)明中所使用的參數(shù)設(shè)定是設(shè)想0.35微米或較小的外形尺寸，Vcc的電位為1.8伏。當(dāng)工藝允許較低的電壓和較小的外形尺寸時(shí)，這里的參數(shù)會(huì)作適當(dāng)?shù)恼{(diào)整。
開(kāi)始的基片材料是典型的P-型(100)硅，例如所具有的電阻率范圍在10-20歐姆·厘米。P-勢(shì)阱30用稱為三重勢(shì)阱(triple well)工藝嵌在N-勢(shì)阱中。P-勢(shì)阱具有典型的勢(shì)阱深度，例如2-4微米，帶有平均摻雜濃度如1×1016-5×1016個(gè)原子/厘米3的范圍。
N-勢(shì)阱具有例如4-8微米的典型阱深。摻雜濃度可以從4×1016-1×1016原子/厘米3。三重勢(shì)阱是借助于P-勢(shì)阱對(duì)N-勢(shì)阱32反摻雜(Counterdoping)而形成的。
三重勢(shì)阱中的元素形成如下。一個(gè)N-勢(shì)阱注入業(yè)已完成，例如用帶有典型濃度1×1013-1.5×1013個(gè)原子/厘米2的磷P31和大約160-100千電子伏特(Kev)的能量。N-勢(shì)阱注入被激勵(lì)采用高溫步驟，在1125-1150℃下6-12小時(shí)。N-勢(shì)阱32以P-勢(shì)阱注入反摻雜。對(duì)于P-勢(shì)阱注入典型的濃度可為1.5×1013-2.5×1013個(gè)原子/厘米2，帶有30-180Kev的能量，使用一種諸如硼B(yǎng)11的材料，N-勢(shì)阱32和P-勢(shì)阱30然后被激勵(lì)，典型地在1125-1150℃下6-10小時(shí)。這就設(shè)定了諸勢(shì)阱到所要求的摻雜濃度和深度。
在勢(shì)阱形成后，接著采用標(biāo)準(zhǔn)的邏輯領(lǐng)域工藝來(lái)建立氧化物區(qū)域和絕緣區(qū)域。氧化物區(qū)域厚度和摻雜區(qū)域可被稍微調(diào)整以滿足單元編程的需要。此后，存儲(chǔ)器單元注入可被完成。例如，以1.0×1013-3.5×1013個(gè)原子/厘米2的濃度在30-50Kev的B11注入可通過(guò)損失的氧化物來(lái)完成。然后形成柵極。例如，通過(guò)圓片可生長(zhǎng)85-100埃的干燥氧化物。例如，干燥氧化物在局部氧中900℃下生成，其后是以975℃-1050℃退火。
然后，浮置柵14可由多晶硅、硅化物或金屬構(gòu)成。如果采用了多晶硅，則能為1600埃厚，并且在870-1000℃摻雜POCL3。由氧化物-氮化物-氧化物夾層結(jié)構(gòu)(ONO)形成的共聚電介質(zhì)帶有較薄的氧化物，從60到80埃，氮化物層90-180埃厚，而上面的氧化物為30-40埃厚。如果需要的話，用于控制柵極12的多晶硅(極2)可接著沉積和硅化。使用標(biāo)準(zhǔn)的自校準(zhǔn)門電路蝕刻技術(shù)，這些柵極被構(gòu)成確定。
完成電容和晶體管結(jié)構(gòu)以后，所有的對(duì)觸點(diǎn)和互連的后續(xù)加工遵循標(biāo)準(zhǔn)的邏輯元件的結(jié)尾加工工藝。
本發(fā)明是特別適合于0.35微米或以下的外形尺寸，使用3.3伏或以下的Vcc的工藝。在這些尺寸下，GIDL引起空穴俘獲的問(wèn)題，它有害地影響可靠性并引起漏極泄漏，此泄漏又有害地影響電源。因此，在這些條件下，將GIDL減至最小以達(dá)到最小的外形尺寸是所希望的。這可以借助使P-勢(shì)阱和漏極偏置電壓相同來(lái)做到。然而，這使得擦除電流惡化。為了使P-勢(shì)阱電位與漏極電位不同成為可能，以優(yōu)化用于隧道擦除的P-勢(shì)阱電位，能使GIDL泄漏電流是可允許的。因此，在達(dá)到極好的GIDL和擦除條件的同時(shí)，能夠選擇P-勢(shì)阱電位以允許較小的控制柵極負(fù)電壓。該較低的控制柵電位使得此技術(shù)與標(biāo)準(zhǔn)的邏輯程序更兼容。
在大于2.5伏的Vcc下保持漏極偏置和P-勢(shì)阱偏置間的差別在2.5伏到大約是Vcc，是有利的。在小于2.5伏的Vcc下，漏極偏置和P-勢(shì)阱偏置間的差別保持在0到Vcc的范圍是有利的。
上述說(shuō)明中提供了大量參數(shù)和標(biāo)準(zhǔn)，那些熟悉本項(xiàng)技術(shù)的人應(yīng)理解到這些參數(shù)和標(biāo)準(zhǔn)只是為了說(shuō)明附加的權(quán)利要求書(shū)覆蓋了在本發(fā)明的真正精神和范圍內(nèi)的所有的修改和變動(dòng)。
權(quán)利要求
1.一種在P型區(qū)形成的非易失性存儲(chǔ)器單元，包含具有一個(gè)浮置柵極、一個(gè)控制柵極、及在所述P型區(qū)中形成的用作源極和漏極的第一和第二摻雜區(qū)的晶體管；所述浮置柵極是可借助電子隧道效應(yīng)被擦除的，電子隧道從所述浮置柵到所述第一個(gè)摻雜區(qū)，并且所述第一摻雜區(qū)和所述P型區(qū)是正偏置的，以致在所述第一個(gè)摻雜區(qū)偏置和P型區(qū)偏置間的電位差小于或等于Vcc，并且大于0；一個(gè)在控制柵極上的負(fù)偏置；并且所述第二個(gè)摻雜區(qū)是被一個(gè)等于或大于P型區(qū)的偏置電位的正電位所偏置。
2.如權(quán)利要求1所述的單元，其特征在于所述N-勢(shì)阱是正偏置的。
3.如權(quán)利要求1所述的單元，其特征在于所述P型區(qū)和談到第一個(gè)摻雜區(qū)是偏置到Vcc或更高電位，但等于或小于N-勢(shì)阱偏置電位。
4.如權(quán)利要求1所述的單元，其特征在于所述P型區(qū)是一個(gè)嵌入到N-勢(shì)阱的P-勢(shì)阱。
5.如權(quán)利要求1所述的單元，其特征在于所述漏極是第一個(gè)摻雜區(qū)。
6.如權(quán)利要求1所述的單元，其特征在于所述電位差是小于Vcc的。
7.一種用于擦除存儲(chǔ)器單元的方法，該存儲(chǔ)器單元具有一個(gè)控制柵極、一個(gè)浮置柵極、一個(gè)隧道以及用作源極和漏極的在P-勢(shì)阱中形成的第一和第二摻雜區(qū)；P-勢(shì)阱依次在N-勢(shì)阱中形成，所述的方法包含如下步驟將所述控制柵極負(fù)偏置；將所述P-勢(shì)阱正偏置；將所述第一個(gè)摻雜區(qū)正偏置，以致所述第一摻雜區(qū)偏置電位減去P-勢(shì)阱偏置電位小于或等于Vcc，而大于0；并且使用一個(gè)等于或大于所述P-勢(shì)阱偏置電位的正電位去偏置第二摻雜區(qū)。
8.如權(quán)利要求7所述的方法，包括有產(chǎn)生放電到所述摻雜區(qū)的電子的步驟。
9.如權(quán)利要求7所述的方法，包括有對(duì)所述N-勢(shì)阱進(jìn)行正偏置的步驟。
10.如權(quán)利要求7所述的方法，包括有偏置第一個(gè)摻雜區(qū)到大約是Vcc或更高電位的步驟。
11.如權(quán)利要求7所述的方法，包括有偏置P-勢(shì)阱到大約是Vcc或更高電位的步驟。
12.如權(quán)利要求7所述的方法，包括有偏置N-勢(shì)阱到大約是Vcc或更高電位的步驟。
13.如權(quán)利要求7所述的方法，包括有偏置控制柵極到比-11伏要正一些的一個(gè)負(fù)電位的步驟。
14.如權(quán)利要求7所述的方法，包括有使第一個(gè)摻雜區(qū)和P-勢(shì)阱偏置電位差等于大約1-2伏的步驟。
15.如權(quán)利要求7所述的方法，其特征在于所述第一摻雜區(qū)的正偏置包含所述的漏極的正偏置。
16.如權(quán)利要求7所述的方法，包括有偏置P-勢(shì)阱和偏置第一個(gè)摻雜區(qū)到等于或小于P-勢(shì)阱偏置電位的一個(gè)電位的步驟。
17.一種在P型區(qū)形成的非易失性存儲(chǔ)器單元，包括有具有一個(gè)浮置柵極、一個(gè)控制柵極、及在所述P型區(qū)中形成的用作源極和漏極的第一和第二摻雜區(qū)的晶體管；所述浮置柵是可借助電子隧道效應(yīng)被擦除的，電子隧道從所述浮置柵到所述第一個(gè)摻雜區(qū)，并且所述第一摻雜區(qū)和所述P型區(qū)是正偏置的，以致在所述第一個(gè)摻雜區(qū)偏置和P型區(qū)偏置間的電位差小于或等于Vcc，并且大于0；一個(gè)在控制柵極上的負(fù)偏置；并且所述P型區(qū)和所述第一個(gè)摻雜區(qū)被偏置到Vcc或更高的電位，但是等于或小于N-勢(shì)阱偏置電位。
18.如權(quán)利要求17所述的單元，其特征在于所述的N-勢(shì)阱是正偏置。
19.如權(quán)利要求17所述的單元，其特征在于所述的P型區(qū)是被嵌入N-勢(shì)阱的一個(gè)P-勢(shì)阱。
20.如權(quán)利要示17所述的單元，其特征在于所述的漏極是第一個(gè)摻雜區(qū)。
21.一種用于擦除存儲(chǔ)器單元的方法，該存儲(chǔ)器單元具有一個(gè)控制柵極、一個(gè)浮置柵極、一個(gè)隧道以及用作源極和漏極的在P-勢(shì)阱中形成的第一和第二摻雜區(qū)；P-勢(shì)阱依次在N-勢(shì)阱中形成，所述的方法包含如下步驟將所述控制柵極負(fù)偏置；將所述P-勢(shì)阱正偏置；將所述第一個(gè)摻雜區(qū)正偏置，以致所述第一摻雜區(qū)偏置電位減去P-勢(shì)阱偏置電位小于或等于Vcc，而大于0；并且偏置P-勢(shì)阱和第一個(gè)摻雜區(qū)到Vcc或更高的電位，但是等于或小于N-勢(shì)阱偏置電位。
22.如權(quán)利要求21所述的方法，包括有產(chǎn)生電子被放電到所述第一個(gè)摻雜區(qū)的步驟。
23.如權(quán)利要求21所述的方法，包括有偏置所述N-勢(shì)阱的步驟。
24.如權(quán)利要求21所述的方法，包括有偏置所述N-勢(shì)阱到大約是Vcc或更高的電位的步驟。
25.如權(quán)利要求21所述的方法，包括有偏置控制柵極到比-11伏要正一些的一個(gè)負(fù)電位上的步驟。
26.如權(quán)利要求21所述的方法，包括有使第一個(gè)摻雜區(qū)和P-勢(shì)阱之間偏置電位差等于大約1-2伏的步驟。
27.如權(quán)利要求21所述的方法，其特征在于正偏置第一個(gè)摻雜區(qū)包含所述漏極的正偏置。
28.一種在P型區(qū)形成的非易失性存儲(chǔ)單元，包括一個(gè)浮置柵極，一個(gè)控制柵極，以及在所述P型區(qū)中形成用作源極或漏極的第一個(gè)摻雜區(qū)；所述的浮置柵極是能被從所述浮置柵極到所述第一個(gè)摻雜區(qū)的電子隧道效應(yīng)擦除，此時(shí)所述P型區(qū)和所述第一個(gè)摻雜區(qū)是正偏置；以至，如若Vcc小于2.5伏，則所述第一個(gè)摻雜區(qū)偏置和P型區(qū)之間偏置電位差小于或等于Vcc大于0伏，而如若Vcc大于2.5伏，則所述第一個(gè)摻雜區(qū)偏置和P型區(qū)之間偏置電位差小于或等于Vcc并大于2.5伏；并且此時(shí)在控制柵極上是負(fù)偏置。
29.如權(quán)利要求28所述的單元，其特征在于所述電位差小于Vcc。
全文摘要
非易失性存儲(chǔ)器單元(10)是高度地可變更尺寸的,包含一個(gè)以三重勢(shì)阱形式構(gòu)成的單元?？刂茤艠O(12)是被負(fù)偏置的。當(dāng)擦除時(shí),借助于P－勢(shì)阱(30)和漏極(或源極)(18)正偏置于特定的電壓范圍中。柵極感應(yīng)的漏極泄漏(GIDL)電流和來(lái)自空穴俘獲的降級(jí)能被減少,并因此能得到可變更尺寸的工藝。
文檔編號(hào)H01L29/788GK1310846SQ99808947
公開(kāi)日2001年8月29日 申請(qǐng)日期1999年8月19日 優(yōu)先權(quán)日1998年8月20日
發(fā)明者王鼎華 申請(qǐng)人:可編程硅咨詢公司