專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及制造具有柵雙側(cè)壁間隔層的MOS晶體管的方法。
DRAM單元器件一般分為單元陣列區(qū)和外圍邏輯區(qū)。單元陣列區(qū)包括矩陣型的多個(gè)存儲(chǔ)單元，外圍區(qū)包括操作存儲(chǔ)單元的電路。
由于晶體管根據(jù)它們在器件中所起的作用而需要不同功能，所以在單元陣列區(qū)和外圍區(qū)上將形成的晶體管各自相應(yīng)于它們的最佳特性。例如，單元陣列區(qū)的晶體管具有低濃度雜質(zhì)擴(kuò)散區(qū)的單個(gè)源/漏區(qū)，外圍區(qū)的晶體管具有LDD(輕摻雜的漏)結(jié)構(gòu)的源/漏。單元陣列區(qū)的晶體管具有柵單間隔層，而外圍區(qū)中的晶體管具有柵雙間隔層。


圖1A-1C是用常規(guī)方法形成的MOS晶體管的剖視圖。圖1A示意地表示單元陣列區(qū)的第一NMOS晶體管。參照?qǐng)D1,NMOS晶體管族包括形成在半導(dǎo)體襯底10上的柵極12、對(duì)準(zhǔn)在柵極12的側(cè)邊上厚度為約700°A到800°A的柵間隔層14、和從柵間隔層14向外設(shè)置的在半導(dǎo)體襯底10中具有預(yù)定深度的低濃度n型雜質(zhì)擴(kuò)散區(qū)16a。
圖1B和1C示意地表示分別形成在外圍區(qū)上的第二NMOS晶體管和PMOS晶體管。第二NMOS晶體管族包括柵極12、對(duì)準(zhǔn)在柵極12的側(cè)邊上的厚度為約700到800的柵間隔層14、從柵間隔層14的側(cè)邊向下設(shè)置的在半導(dǎo)體襯底10中具有預(yù)定深度的低濃度n型雜質(zhì)擴(kuò)散區(qū)15a，和從柵間隔層14向外設(shè)置的在半導(dǎo)體襯底10中具有預(yù)定深度的高濃度n型雜質(zhì)區(qū)16b。即，第二NMOS晶體管具有所謂的LDD(輕摻雜的漏)結(jié)構(gòu)。
參照?qǐng)D1C,PMOS晶體管族包括柵極12、對(duì)準(zhǔn)在柵極12的側(cè)邊上的厚度為約700到800的柵間隔層14、從柵間隔層14的側(cè)邊向下設(shè)置的在半導(dǎo)體襯底10中具有預(yù)定深度的低濃度n型或p型雜質(zhì)擴(kuò)散區(qū)15b、和從柵間隔層14的側(cè)邊向下設(shè)置的在半導(dǎo)體襯底10中具有預(yù)定深度的高濃度p型雜質(zhì)擴(kuò)散區(qū)16c。即，PMOS晶體管具有所謂的LDD(輕摻雜的漏)結(jié)構(gòu)。
N型雜質(zhì)包括P(磷)、As(砷)等。眾所周知，砷雜質(zhì)具有比雜質(zhì)磷大的分子量，由此引起襯底損傷和漏電流。另一方面，磷具有比砷大的擴(kuò)散率，由此引起晶體管的短溝道效應(yīng)。因此，磷一般用于形成在單元陣列區(qū)中的晶體管，用于清除開始/結(jié)束(clear on/off)操作并提高其更新時(shí)間。在外圍區(qū)中，磷一般用于長溝道晶體管，而砷一般用于短溝道，盡管有漏電損失。
如前所述，磷離子具有較大的擴(kuò)散率，這增加了短溝道效應(yīng)。為了解決磷的問題并獲得最大有效溝道長度，用以下的工序形成單元陣列區(qū)中的NMOS晶體管。在柵的橫向側(cè)壁上形成柵間隔層之后，用柵和柵間隔層作為掩模進(jìn)行雜質(zhì)離子注入工藝，以形成n型雜質(zhì)擴(kuò)散區(qū)，由此可以獲得最大有效溝道長度。這里，需要熱處理以驅(qū)使n型雜質(zhì)進(jìn)入柵極兩外側(cè)的半導(dǎo)體襯底中。但是，擴(kuò)散出在半導(dǎo)體襯底內(nèi)的具有所需要深度的n型雜質(zhì)是非常困難。而且，外圍區(qū)中的雜質(zhì)同時(shí)擴(kuò)散出并且減少了其晶體管的有效溝道長度，由此引起器件失效。具體為，通過注入具有較大擴(kuò)散率的硼(B)而形成外圍區(qū)中的PMOS晶體管的p型雜質(zhì)擴(kuò)散區(qū)。結(jié)果，PMOS大大受到有效溝道長度的減小的影響。
為解決外圍區(qū)中的減小的有效溝道長度的效應(yīng)，n型低濃度雜質(zhì)擴(kuò)散區(qū)可以用圖1C所示的n型低濃度雜質(zhì)擴(kuò)散區(qū)代替。通過這樣做，可以防止p型擴(kuò)散區(qū)中遇到的有效溝道長度的減小的問題。如圖1C所見，高濃度p型雜質(zhì)擴(kuò)散區(qū)與低濃度n型雜質(zhì)擴(kuò)散區(qū)疊加在一起。但是，這種擴(kuò)散區(qū)結(jié)構(gòu)的形成需要非常小心地控制柵間隔層的厚度和退火時(shí)間。而且高濃度p型雜質(zhì)的擴(kuò)散使LDD區(qū)中的雜質(zhì)保持高濃度，這很難防止熱載流子效應(yīng)。
鑒于上述問題做出本發(fā)明，因此本發(fā)明的目的是提供具有改進(jìn)的源/漏結(jié)構(gòu)構(gòu)形的MOS晶體管及其制造方法，可以防止短溝道效應(yīng)和熱載流子效應(yīng)，并可避免了有效溝道長度減小。
本發(fā)明提供第一類的第一輕摻雜區(qū)、第二類的第二輕摻雜區(qū)和第二類的第三重?fù)诫s區(qū)的雙LDD結(jié)構(gòu)。根據(jù)本發(fā)明的這種雙LDD結(jié)構(gòu)是通過使用柵做掩模向半導(dǎo)體襯底中第一次注入低濃度第一類雜質(zhì)形成的。在柵的側(cè)邊上形成第一柵間隔層之后進(jìn)行第二次注入低濃度第二類雜質(zhì)。第二次注入之后，在第一柵間隔層上形成第二柵間隔層。然后，使用雙柵間隔層做掩模進(jìn)行高濃度第二類雜質(zhì)的第三次注入。隨后通過熱處理使注入的雜質(zhì)擴(kuò)散開來，由此完成LDD結(jié)構(gòu)。
根據(jù)本發(fā)明的一個(gè)方案，制造MOS晶體管的方法包括如下步驟在具有單元陣列區(qū)和外圍電路區(qū)的半導(dǎo)體襯底上形成器件隔離區(qū)；分別在單元陣列區(qū)上形成第一柵和在外圍電路區(qū)上形成第二和第三柵；使用第二和第三柵作為掩模，將低濃度的第一雜質(zhì)離子分別注入到與第二和第三柵相鄰的半導(dǎo)體襯底中，以形成第一導(dǎo)電型的第一雜質(zhì)擴(kuò)散層；分別在柵的側(cè)邊上形成第一柵間隔層；使用第一柵和其第一間隔層作為掩模，將低濃度的第二雜質(zhì)離子注入到與第一柵和其間隔層相鄰的半導(dǎo)體襯底中，從而形成第一導(dǎo)電型的第二雜質(zhì)擴(kuò)散層；使用第三柵和其間隔層做掩模，將低濃度的第三雜質(zhì)離子注入到與第三柵和其間隔層相鄰的半導(dǎo)體襯底中，從而形成第二導(dǎo)電型的第三雜質(zhì)擴(kuò)散層；在所得到的半導(dǎo)體布局結(jié)構(gòu)上形成絕緣層；腐蝕在外圍區(qū)的絕緣層，并分別在第二和第三柵的第一間隔層上形成第二間隔層；用第二柵和第一和第二間隔層做掩模，將高濃度的第四雜質(zhì)離子注入到與第二柵和其第二間隔層相鄰的半導(dǎo)體襯底中，從而形成第一導(dǎo)電型的第四雜質(zhì)擴(kuò)散；用第三柵第一和第二間隔層做掩模，將高濃度的第五雜質(zhì)離子注入到與第三柵和第二間隔層相鄰的半導(dǎo)體襯底中，從而形成第二導(dǎo)電型的第五雜質(zhì)擴(kuò)散。
根據(jù)本發(fā)明的另一方案，制造MOS晶體管的方法包括以下步驟在半導(dǎo)體襯底上形成柵極；用柵極做掩模，注入第一導(dǎo)電型的低濃度第一雜質(zhì)離子，以形成第一雜質(zhì)擴(kuò)散層；在柵的側(cè)邊上形成第一間隔層；用柵和其第一間隔層作掩模，注入第二導(dǎo)電型的低濃度第二雜質(zhì)離子，以形成第二雜質(zhì)擴(kuò)散層；在柵的第一間隔層上形成第二間隔層；用第二和第一間隔層作掩模，注入第二導(dǎo)電型的高濃度第三雜質(zhì)離子，以形成第三雜質(zhì)擴(kuò)散層；退火和擴(kuò)散雜質(zhì)擴(kuò)散層以使第二擴(kuò)散層與第一擴(kuò)散層疊加。
參照下面的說明、所附的權(quán)利要求書、和附圖將更好地理解本發(fā)明的這些和其它特點(diǎn)、方案和優(yōu)點(diǎn)，其中圖1A-1C表示根據(jù)常規(guī)方法完成的MOS晶體管結(jié)構(gòu)的剖視圖；圖2A-2C表示根據(jù)本發(fā)明的帶有柵極的半導(dǎo)體襯底的剖視圖，其中只在外圍區(qū)即圖2B和2C中進(jìn)行低濃度n型雜質(zhì)注入；圖3A-3C分別表示在圖2A-2C中所示之后的工藝步驟，其中第一柵間隔層形成在柵極側(cè)壁上；圖4A-4C分別表示在圖3A-3C所示之后的工藝步驟，其中使用第一間隔層和柵電極作為掩模只在單元陣列區(qū)即圖4A中進(jìn)行低濃度n型雜質(zhì)注入；圖5A-5C分別表示在圖4A-4C所示之后的工藝步驟，其中在外圍區(qū)中進(jìn)行低濃度p型雜質(zhì)注入；圖6A-6C分別表示在圖5A-5C所示之后的工藝步驟，其中形成用于第二間隔層的絕緣層；圖7A-7C分別表示在圖6A-6C所示之后的工藝步驟，其中只在外圍區(qū)中進(jìn)行深腐蝕，由此在外圍區(qū)中的第一間隔層側(cè)壁上形成第二間隔層；圖8A-8C分別表示在圖7A-7C所示之后的工藝步驟，其中只在外圍區(qū)中進(jìn)行高濃度n型雜質(zhì)注入；
圖9A-9C分別表示在圖8A-8C所示之后的工藝步驟，其中只在圖9C中進(jìn)行高濃度p型雜質(zhì)注入，用于在外圍區(qū)中形成PMOS晶體管；圖10A-10C分別表示在圖9A-9C所示之后的工藝步驟，其中進(jìn)行硅化處理以在外圍區(qū)中形成硅化物層；和圖11A-11C分別表示在圖10A-10C所示之后的工藝步驟，其中在單元陣列區(qū)(圖1A)中形成接觸孔。
與本發(fā)明的目的相一致，用于制造MOSFET的方法將參照附圖詳細(xì)說明。本發(fā)明涉及具有雙LDD結(jié)構(gòu)的MOS晶體管，特別是在外圍區(qū)中形成雙LDD結(jié)構(gòu)的PMOS晶體管，同時(shí)在單元陣列區(qū)中形成具有單LDD結(jié)構(gòu)的NMOS。外圍區(qū)中的PMOS的雙LDD結(jié)構(gòu)可以抑制短溝道效應(yīng)和熱載流子效應(yīng)。
圖2A-11A表示根據(jù)本發(fā)明的實(shí)施例在制造的選定階段單元陣列區(qū)中的NMOS的剖視圖，圖2B-11B表示根據(jù)本發(fā)明的實(shí)施例在制造的選定階段外圍區(qū)中的NMOS的剖視圖，圖2C-11C表示根據(jù)本發(fā)明的實(shí)施例在制造的選定階段外圍區(qū)中的PMOS的剖視圖。
參照?qǐng)D2A-2C，在單元陣列區(qū)(圖2A)和外圍區(qū)(圖2B和2C)中同時(shí)形成柵電極，即第一柵電極102a、第二柵電極102b、和第三柵電極102c。在半導(dǎo)體襯底100上形成柵電極102a-102c之前，形成器件隔離層(未示出)以確定單元陣列和外圍區(qū)，并在半導(dǎo)體襯底上形成柵氧化層(未示出)。通過淀積多晶硅層并構(gòu)圖常規(guī)地形成柵電極102a、102b、和102c。
由于單元陣列區(qū)對(duì)設(shè)計(jì)規(guī)則比外圍區(qū)更敏感，所以單元陣列區(qū)的柵寬比外圍區(qū)的窄(將圖2A中的柵電極寬度與圖2B和2C相比)。
在所得到半導(dǎo)體襯底上旋涂第一光刻膠層并構(gòu)圖成所需要的構(gòu)形，即第一光刻膠圖形103露出外圍區(qū)，同時(shí)覆蓋單元陣列區(qū)。使用柵極102b和102c做掩模，將低濃度n型雜質(zhì)離子注入到外圍區(qū)的半導(dǎo)體襯底100中，由此分別形成n型的第一雜質(zhì)擴(kuò)散層104b和104c。用砷(As)在約50keV的能量下、以約5E12離子/cm2的劑量進(jìn)行n型雜質(zhì)離子的注入。
現(xiàn)在說明第一間隔層的形成并示意地示于圖3A-3C中。去掉第一光刻膠圖形103之后，在得到的整個(gè)半導(dǎo)體結(jié)構(gòu)上淀積第一絕緣層。例如，可以淀積氮化硅層。然后各向異性腐蝕淀積的絕緣層，以在第一、第二和第三柵電極的側(cè)壁上分別形成厚度約為400的第一柵間隔層106a、106b和106c。
下一工藝步驟是在單元陣列區(qū)中形成低濃度n型雜質(zhì)擴(kuò)散層。參照?qǐng)D4A-4C，在整個(gè)得到的半導(dǎo)體結(jié)構(gòu)上旋涂第二光刻膠層并構(gòu)圖成所需要的構(gòu)形，即第二光刻膠圖形107暴露單元陣列區(qū)并覆蓋外圍區(qū)。用柵極102a和第一間隔層106a作掩模，向單元陣列區(qū)的半導(dǎo)體襯底100中注入低濃度n型雜質(zhì)離子，由此在單元陣列區(qū)中形成n型的第二雜質(zhì)擴(kuò)散層108a。上述注入是用磷(P)在約30keV的能量下、以約5E12離子/cm2的劑量進(jìn)行的。
去掉第二光刻膠圖形107之后，形成第三光刻膠圖形109，從而只暴露要形成PMOS晶體管的外圍區(qū)中的第三柵電極102c，如圖5A-5C。用第三光刻膠圖形109覆蓋第一柵電極102a和第二柵電極102b。用第三柵極102c和第一間隔層106c作掩模，向外圍區(qū)中的半導(dǎo)體襯底100中注入低濃度p型雜質(zhì)離子，由此在單元陣列區(qū)中形成p型第三雜質(zhì)擴(kuò)散層110c。p型雜質(zhì)可以包括硼(B)或BF3，這些雜質(zhì)離子是在約20keV的能量下、以約1E13離子/cm2的劑量注入的。
參照?qǐng)D6A-6C，在去掉第三光刻膠圖形109之后，在得到的半導(dǎo)體結(jié)構(gòu)上淀積絕緣層112，例如氮化硅層。如后面所述，絕緣層112用作單元陣列區(qū)中的抗硅化作用的阻擋層，和用作外圍區(qū)中的第二柵間隔層。
淀積第四光刻膠層并構(gòu)圖成所要求的圖形，即第四光刻膠圖形111暴露外圍區(qū)中的絕緣層112，并覆蓋單元陣列區(qū)中的絕緣層112。用第四光刻膠圖形111作掩模，各向異性地腐蝕絕緣層112，從而分別在第二和第三柵電極中的第一間隔層106b和106c上形成厚度約為400的第二間隔層112b和112c。結(jié)果，在外圍區(qū)中形成雙間隔層結(jié)構(gòu)。這里，應(yīng)該注意，由于單元陣列區(qū)中的絕緣層112被第四光刻膠圖形111覆蓋，所以沒被腐蝕。單元陣列區(qū)中的剩余絕緣層112a用作抗硅化作用的阻擋層。
去掉第四光刻膠圖形111之后，形成第五光刻膠圖形113，從而只暴露外圍區(qū)中的第二柵極102b和它的間隔層106b和112b，同時(shí)覆蓋第一和第三柵電極和它們的間隔層，如圖8A-8C所示。用第五光刻膠圖形115、柵電極102b和第二和第三間隔層106b和112b作掩模，向半導(dǎo)體襯底100中注入高濃度n型雜質(zhì)離子，從而形成n型第五雜質(zhì)擴(kuò)散層。該n型雜質(zhì)離子的注入是用砷(As)在約20keV的能量下、以約5E15離子/cm2的劑量進(jìn)行的。
去掉第五光刻膠圖形113之后，形成第六光刻膠圖形115以暴露要形成PMOS的區(qū)域，即暴露第三柵電極102c和間隔層112c。用第六光刻膠圖形115、第三柵電極102c和間隔層106c和112c作掩模，向半導(dǎo)體襯底100中注入高濃度p型雜質(zhì)離子，從而在單元陣列區(qū)中形成p型第五雜質(zhì)擴(kuò)散層116c。p型雜質(zhì)可以包括硼(B)或BF3，這些雜質(zhì)離子是在約20keV的能量下、以約5E15離子/cm2的劑量注入的。因而，在外圍區(qū)中形成所要求的具有低濃度n型雜質(zhì)的第一雜質(zhì)擴(kuò)散層、低濃度p型雜質(zhì)的第三雜質(zhì)擴(kuò)散層110c和高濃度p型雜質(zhì)的第五雜質(zhì)擴(kuò)散層116c構(gòu)形的PMOS晶體管。
下一工序是形成硅化物層并示意地示于圖10A-10C中。形成在源/漏區(qū)和外圍區(qū)中的柵電極上的硅化物層可以降低DRAM器件的損耗電壓和增加其工作速度。在所得到的半導(dǎo)體結(jié)構(gòu)上淀積過渡金屬，如Ti、Ta、Co或Mo。在淀積過渡金屬之后，進(jìn)行退火工藝以形成硅化物層。眾所周知，硅化物層是通過硅和過渡金屬之間的反應(yīng)而形成的。因此，如從圖10B和10C中所看到，硅化物層118只形成在暴露的硅和多晶硅上，即形成在外圍區(qū)中的暴露的半導(dǎo)體襯底和暴露的多晶硅柵上。這里應(yīng)該注意，絕緣層112a覆蓋單元陣列區(qū)中的半導(dǎo)體襯底和第一柵電極。絕緣層112a的存在防止了單元陣列區(qū)中的硅化處理。否則，可能增加單元陣列區(qū)中的晶體管的漏電流。
在用于硅化處理的退火工藝過程中，使前面提到的雜質(zhì)擴(kuò)散層的雜質(zhì)離子擴(kuò)散以分別形成雜質(zhì)區(qū)。特別是參照?qǐng)D10A-10C，形成在單元陣列區(qū)上的晶體管，即NMOS晶體管(見圖10A)包括低濃度n型雜質(zhì)的第一柵電極102a、第一間隔層106a、和源/漏區(qū)108a(即第二雜質(zhì)區(qū)108a)。形成在外圍區(qū)上的晶體管，即NMOS晶體管(見圖10B)包括第二柵極102b、第一和第二間隔層106b和112b、和源/漏區(qū)104b和114b。如所示，源/漏由在第一和第二間隔層106b和112b下面對(duì)準(zhǔn)的低濃度n型雜質(zhì)的第一雜質(zhì)區(qū)104b和在從第二間隔層112b的側(cè)邊向外對(duì)準(zhǔn)的高濃度n型雜質(zhì)的第四雜質(zhì)區(qū)114b構(gòu)成。形成在外圍區(qū)上的晶體管，即PMOS晶體管(見圖10C)包括第三柵電極102c、第一和第二間隔層106c和112c、和源/漏區(qū)104c、110c、和116c。如圖10C所示，源/漏區(qū)由在第一間隔層106c下面對(duì)準(zhǔn)的低濃度n型雜質(zhì)的第一雜質(zhì)區(qū)104c、在第二間隔層112c下面對(duì)準(zhǔn)的低濃度p型雜質(zhì)的第三雜質(zhì)區(qū)110c、和從第二間隔層112c的側(cè)邊向外對(duì)準(zhǔn)的高濃度p型雜質(zhì)的第五雜質(zhì)區(qū)116c構(gòu)成。
在外圍區(qū)的PMOS晶體管中，在后來層形成過程中施加于半導(dǎo)體器件的熱載使n型第一雜質(zhì)區(qū)104c與第三雜質(zhì)區(qū)110c疊加在一起，由此將n型第一雜質(zhì)區(qū)104c轉(zhuǎn)換成p型。
形成硅化物層之后，選擇地去掉沒有與硅或多晶硅反應(yīng)的過渡層。結(jié)果，可以減小源/漏區(qū)的薄層電阻，從而增加工作速度。
參照?qǐng)D11A-11C，在整個(gè)半導(dǎo)體襯底上淀積層間絕緣層120。在該層間絕緣層上淀積第七光刻膠層并構(gòu)圖成所要求的圖形。用構(gòu)圖的第七光刻膠層作掩模，各向異性腐蝕層間絕緣層120的所要求的部分，從而形成接觸孔露出單元陣列區(qū)中的NMOS晶體管的源/漏區(qū)，如圖11A所示。相對(duì)于絕緣層112a選擇腐蝕(大約五倍)層間絕緣層120，由此以自對(duì)準(zhǔn)方式形成接觸孔。
根據(jù)本發(fā)明，單元陣列區(qū)的NMOS晶體管包括柵電極、單間隔層、和低濃度n型雜質(zhì)區(qū)的源/漏區(qū)。外圍區(qū)中的NMOS晶體管包括柵電極、雙間隔層、和低濃度n型雜質(zhì)區(qū)和高濃度n型雜質(zhì)區(qū)的LDD源/漏區(qū)。外圍區(qū)中的PMOS晶體管包括低柵電極、雙間隔層和低濃度p型雜質(zhì)區(qū)、低濃度n型雜質(zhì)區(qū)和高濃度p型雜質(zhì)區(qū)的雙LDD源/漏結(jié)構(gòu)。PMOS晶體管的雙LDD源/漏結(jié)構(gòu)可以防止短溝道效應(yīng)和有效地減少熱載流子效應(yīng)。另外，用于第二間隔層的絕緣層的剩余物起硅化作用阻擋層和腐蝕停止層的雙重作用，由此簡化制造工藝。
本領(lǐng)域技術(shù)人員應(yīng)該承認(rèn)，本申請(qǐng)中公開的創(chuàng)新的概念適用于廣泛的各種情況。而且，可以以極大的多樣化方式修改最佳實(shí)施例。因而，應(yīng)該理解，下面和上面建議的修改和改變只是用于表示性的。這些實(shí)例遠(yuǎn)遠(yuǎn)沒有包括公開的概念中的全部變化范圍。
權(quán)利要求
1．一種制造半導(dǎo)體器件的方法，包括以下步驟在具有單元陣列區(qū)和外圍電路區(qū)的半導(dǎo)體襯底上形成器件隔離區(qū)；分別在所述單元陣列區(qū)上形成第一柵，在所述外圍電路區(qū)上形成第二和第三柵；用所述第二和第三柵作掩模，分別向與所述第二和第三柵相鄰的所述半導(dǎo)體襯底中注入低濃度的第一雜質(zhì)離子，從而形成第一導(dǎo)電型的第一雜質(zhì)擴(kuò)散層；分別在所述柵的側(cè)邊上形成第一柵極間隔層；用所述第一柵和第一間隔層作掩模，向與所述第一柵和第一間隔層相鄰的所述半導(dǎo)體襯底中注入低濃度的第二雜質(zhì)離子，從而形成第一導(dǎo)電型的第二雜質(zhì)擴(kuò)散層；用所述第三柵和第一間隔層作掩模，向與所述第三柵和第一間隔層相鄰的所述半導(dǎo)體襯底中注入低濃度的第三雜質(zhì)離子，從而形成第二導(dǎo)電型的第三雜質(zhì)擴(kuò)散層；在得到的半導(dǎo)體結(jié)構(gòu)上形成絕緣層；腐蝕在所述外圍區(qū)的所述絕緣層，并分別在所述第二和第三柵的第一間隔層上形成第二間隔層；用所述第二柵和第一和第二間隔層作掩模，向與所述第二柵和第二間隔層相鄰的所述半導(dǎo)體襯底中注入高濃度的第四雜質(zhì)離子，從而形成第一導(dǎo)電型的第四雜質(zhì)擴(kuò)散；以及用所述第三柵和第一和第二間隔層作掩模，向與所述第三柵和第二間隔層相鄰的所述半導(dǎo)體襯底中注入高濃度的第五雜質(zhì)離子，從而形成第二導(dǎo)電型的第五雜質(zhì)擴(kuò)散。
2．根據(jù)權(quán)利要求1的方法，其特征在于，注入第一雜質(zhì)離子的所述步驟具有比注入第二雜質(zhì)離子的所述步驟低的離子擴(kuò)散率。
3．根據(jù)權(quán)利要求1的方法，其特征在于，所述柵是由多晶硅構(gòu)成的。
4．根據(jù)權(quán)利要求1的方法，其特征在于，注入第一雜質(zhì)離子的所述步驟是用As(砷)在約5E12離子/cm2的劑量范圍和約50keV的能量范圍下進(jìn)行的。
5．根據(jù)權(quán)利要求1的方法，其特征在于，注入第二雜質(zhì)離子的所述步驟是用P(磷)在約5E12離子/cm2的劑量范圍和約30keV的能量范圍下進(jìn)行的。
6．根據(jù)權(quán)利要求1的方法，其特征在于，注入第三雜質(zhì)離子的所述步驟是用B(硼)或BF3在約1E13離子/cm2的劑量范圍和約20keV的能量范圍下進(jìn)行的。
7．根據(jù)權(quán)利要求1的方法，其特征在于，注入第四雜質(zhì)離子的所述步驟是用As(砷)在約5E15離子/cm2的劑量范圍和約50keV的能量范圍下進(jìn)行的。
8．根據(jù)權(quán)利要求1的方法，其特征在于，注入第五雜質(zhì)離子的所述步驟是用B(硼)或BF3在約5E15離子/cm2的劑量范圍和約20keV的能量范圍下進(jìn)行的。
9．根據(jù)權(quán)利要求1的方法，還包括以下步驟在所述外圍電路區(qū)的所述半導(dǎo)體襯底上表面、所述第二柵、和所述第三柵上形成硅化物層；和在得到的半導(dǎo)體結(jié)構(gòu)上形成層間絕緣層；腐蝕所述單元陣列區(qū)中的所述層間絕緣層的選擇部分直到用作腐蝕停止層的所述絕緣層，并形成與所述第一柵相鄰的接觸開口。
10．根據(jù)權(quán)利要求9的方法，其特征在于，留在所述單元陣列區(qū)中的所述絕緣層用作阻擋層，在所述外圍區(qū)中形成硅化物層的所述步驟過程中用于防止硅化作用。
11．根據(jù)權(quán)利要求9的方法，其特征在于，在腐蝕所述層間絕緣層的所述步驟過程中所述層間絕緣層具有至少是所述絕緣層的五倍的高腐蝕率。
12．一種用于制造半導(dǎo)體器件中的MOS晶體管的方法，包括以下步驟在半導(dǎo)體襯底上形成柵電極；用所述柵電極作掩模，注入第一導(dǎo)電型的低濃度第一雜質(zhì)離子以形成第一雜質(zhì)擴(kuò)散層；在所述柵的側(cè)邊上形成第一間隔層；用所述柵和第一間隔層作掩模，注入第二導(dǎo)電型的低濃度第二雜質(zhì)離子以形成第二雜質(zhì)擴(kuò)散層；在所述柵的所述第一間隔層上形成第二間隔層；用所述第二和第一間隔層作掩模，注入第二導(dǎo)電型的高濃度第三雜質(zhì)離子以形成第三雜質(zhì)擴(kuò)散層；以及退火和擴(kuò)散所述雜質(zhì)擴(kuò)散層，以使所述第一擴(kuò)散層與所述第二擴(kuò)散層疊加。
13．根據(jù)權(quán)利要求12的方法，其特征在于，所述第一導(dǎo)電型是n型。
14．根據(jù)權(quán)利要求12的方法，其特征在于，所述注入第一雜質(zhì)離子的步驟是用As(砷)在約5E12離子/cm2的劑量范圍和約50keV的能量范圍下進(jìn)行的。
15．根據(jù)權(quán)利要求12的方法，其特征在于，所述注入第二雜質(zhì)離子的步驟是用B(硼)或BF3在約1E13離子/cm2的劑量范圍和約20keV的能量范圍下進(jìn)行的。
16．根據(jù)權(quán)利要求12的方法，其特征在于，所述注入第三雜質(zhì)離子的步驟是用B(硼)或BF3在約5E15離子/cm2的劑量范圍和約20keV的能量范圍下進(jìn)行的。
全文摘要
提供在金屬氧化物半導(dǎo)體晶體管中的一種改進(jìn)的源/漏結(jié)構(gòu)形及其制造方法,其中其在外圍區(qū)中形成柵雙側(cè)壁間隔層,同時(shí)在單元陣列區(qū)中形成柵單側(cè)壁間隔層。形成的雙側(cè)壁間隔層有利地抑制短溝道效應(yīng),防止漏電流和減少薄層電阻。外圍區(qū)中用于第二間隔層的絕緣層留在單元陣列區(qū)中,并在用于形成接觸開口的層間絕緣層的腐蝕步驟期間用作腐蝕停止層,而且在硅化作用形成的步驟期間用作阻擋層,由此簡化制造工藝。
文檔編號(hào)H01L21/8242GK1236187SQ9910737
公開日1999年11月24日 申請(qǐng)日期1999年5月18日 優(yōu)先權(quán)日1998年5月20日
發(fā)明者梁元碩, 金基南, 趙昶賢 申請(qǐng)人:三星電子株式會(huì)社