技術(shù)編號：6824266
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及制造具有柵雙側(cè)壁間隔層的MOS晶體管的方法。DRAM單元器件一般分為單元陣列區(qū)和外圍邏輯區(qū)。單元陣列區(qū)包括矩陣型的多個存儲單元，外圍區(qū)包括操作存儲單元的電路。由于晶體管根據(jù)它們在器件中所起的作用而需要不同功能，所以在單元陣列區(qū)和外圍區(qū)上將形成的晶體管各自相應(yīng)于它們的最佳特性。例如，單元陣列區(qū)的晶體管具有低濃度雜質(zhì)擴散區(qū)的單個源/漏區(qū)，外圍區(qū)的晶體管具有LDD(輕摻雜的漏)結(jié)構(gòu)的源/漏。單元陣列區(qū)的晶體管具有柵單間隔...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。