專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到半導(dǎo)體器件及其制造方法。更確切地說是涉及到能有效應(yīng)用于芯片上引線(LOC)半導(dǎo)體器件的技術(shù)。
LOC封裝件是表面安裝LSI封裝件中的一種。在LOC封裝件中，引線的內(nèi)引線部分安排在制作于半導(dǎo)體芯片主表面上的絕緣膜上，并用金絲將內(nèi)引線部分電連接于半導(dǎo)體芯片的鍵合焊點(diǎn)。絕緣膜由聚酰亞胺樹脂之類的耐熱樹脂制成。反面涂以粘合劑。
在日本專利公開No.H-Hei2-246125中公開了這種LOC封裝件。
前述的LOC封裝件具有插入在半導(dǎo)體芯片和內(nèi)引線部分之間的厚度約為50μm的絕緣膜。此絕緣膜對于制造厚度約為1mm的極薄封裝件來說是一個(gè)障礙。而且，此絕緣膜成本高并且需要將其涂覆于引線框，這就增加了封裝件的制造成本。
而且，絕緣膜具有比制作封裝件的樹脂更高的吸濕性。因此，有可能在溫度循環(huán)測試過程中，或在將封裝件焊接到印刷電路板時(shí)，加于封裝件的熱引起絕緣膜吸附的潮氣突然蒸發(fā)和膨脹而產(chǎn)生蒸汽，使封裝件破裂。
因此，本發(fā)明的第一目的是提供能夠制造薄的LOC封裝件的技術(shù)。
本發(fā)明的第二目的是提供能夠以低的制造成本來制造薄的LOC封裝件的技術(shù)。
本發(fā)明的第三目的是提供能夠改善LOC封裝件可靠性并能夠改善LOC封裝件生產(chǎn)線成品率的技術(shù)。
在本申請所公開的各個(gè)發(fā)明中，有代表性的發(fā)明的概述如下。
(1)根據(jù)本發(fā)明的第一種情況，半導(dǎo)體封裝件包含配備有多個(gè)制造在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列方向延伸并具有向半導(dǎo)體芯片主表面凹下的凹下部分的功率線；以及具有位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的端部的信號(hào)線；其中功率線和信號(hào)線用鍵合金屬絲電連接到鍵合焊點(diǎn)，功率線的凹下部分用粘合層固定于半導(dǎo)體芯片的主表面，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
(2)在(1)中所指出的半導(dǎo)體器件中，功率線包括用來將電源電壓加于半導(dǎo)體芯片的第一功率線，以及用來將參考電壓加于半導(dǎo)體芯片的第二功率線，且第一和第二功率線分別排列在安置鍵合焊點(diǎn)的相對兩側(cè)。
(3)在(1)中所指出的半導(dǎo)體器件中，信號(hào)線與半導(dǎo)體芯片主表面之間的距離大于功率線與半導(dǎo)體芯片主表面之間的距離。
(4)在(1)中所指出的半導(dǎo)體器件中，功率線的凹下部分位于半導(dǎo)體芯片端部之內(nèi)。
(5)在(1)中所指出的半導(dǎo)體器件中，對應(yīng)于半導(dǎo)體芯片端部的功率線和信號(hào)線部分離半導(dǎo)體芯片主表面的距離不小于10μm。
(6)在(1)中所指出的半導(dǎo)體器件中，粘合層由熱塑粘合劑制成。
(7)在(1)中所指出的半導(dǎo)體器件中，信號(hào)線比功率線離鍵合焊點(diǎn)更遠(yuǎn)，且將信號(hào)線電連接于鍵合焊點(diǎn)的鍵合金屬絲延伸于功率線上方。
(8)在(1)中所指出的半導(dǎo)體器件中，功率線在平行于半導(dǎo)體芯片主表面的平面內(nèi)分別具有彎曲的彎頭。
(9)在(1)中所指出的半導(dǎo)體器件中，半導(dǎo)體芯片的主表面涂以保護(hù)膜，而電連接于功率線的電源線位于保護(hù)膜下方。
(10)在(1)中所指出的半導(dǎo)體器件中，在不包括制作有鍵合焊點(diǎn)的區(qū)域的半導(dǎo)體芯片主表面上，制作絕緣膜，用來吸收在金屬絲鍵合操作過程中可能作用于半導(dǎo)體芯片上的沖擊。
(11)在(1)中所指出的半導(dǎo)體器件中，半導(dǎo)體芯片、功率線的內(nèi)引線部分以及信號(hào)線的內(nèi)引線部分被密封于樹脂封裝件中，功率線的外引線部分和信號(hào)線的外引線部分從樹脂封裝件伸出到外面。
(12)根據(jù)本發(fā)明的第二種情況，半導(dǎo)體器件包含配備有多個(gè)制造在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列方向延伸并具有向半導(dǎo)體芯片主表面凹下的凹下部分的功率線；以及具有位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的端部的信號(hào)線；其中功率線和信號(hào)線用鍵合金屬絲分別電連接到鍵合焊點(diǎn)，功率線的凹下部分用粘合層固定于半導(dǎo)體芯片的主表面，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
(13)在(12)中所指出的半導(dǎo)體器件中，功率線包括用來將電源電壓加于半導(dǎo)體芯片的第一功率線，以及用來將參考電壓加于半導(dǎo)體芯片的第二功率線，且第一和第二功率線分別被排列在安置鍵合焊點(diǎn)的相對兩側(cè)。
(14)在(12)中所指出的半導(dǎo)體器件中，突出部分從沿鍵合焊點(diǎn)排列的方向延伸的引線部分，被安置成沿離開鍵合焊點(diǎn)的方向伸出，將功率線電連接于鍵合焊點(diǎn)的各個(gè)鍵合金屬絲的一端，被鍵合于突出部分。
(15)在(12)中所指出的半導(dǎo)體器件中，分支引線從功率線部分延伸靠近半導(dǎo)體芯片，將功率線電連接于鍵合焊點(diǎn)的各個(gè)鍵合金屬絲的一端，被鍵合于分支引線。
(16)根據(jù)本發(fā)明的第三種情況，半導(dǎo)體器件包含配備有多個(gè)制造在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列方向延伸并具有用粘合層固定于半導(dǎo)體芯片主表面的部分的功率線；以及一部分位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的信號(hào)線；其中功率線和信號(hào)線用鍵合金屬絲電連接到鍵合焊點(diǎn)，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
(17)在(16)中所指出的半導(dǎo)體器件中，粘合層延伸于功率線下方的基本上所有區(qū)域中。
(18)在(16)中所指出的半導(dǎo)體器件中，粘合層延伸于功率線下方的部分區(qū)域中。
(19)在(16)中所指出的半導(dǎo)體器件中，粘合層延伸于功率線鍵合部分下方的各個(gè)區(qū)域中。
(20)根據(jù)本發(fā)明的第四種情況，半導(dǎo)體器件制造方法包含下列步驟(a)制作引線框，此引線框具有沿待要支持在其一個(gè)表面上的半導(dǎo)體芯片的鍵合焊點(diǎn)的排列方向延伸且具有向半導(dǎo)體芯片主表面凹下的凹下部分的功率線，以及帶有與半導(dǎo)體芯片主表面隔開的端部的信號(hào)線；
(b)將半導(dǎo)體芯片置于引線框上，在功率線的凹下部分和半導(dǎo)體芯片主表面之間插入有粘合層，以便將半導(dǎo)體芯片牢固地支持于引線框的表面上；(c)將引線框的功率線和信號(hào)線用鍵合金屬絲電連接于制作在半導(dǎo)體芯片主表面上的鍵合焊點(diǎn)；以及(d)將半導(dǎo)體芯片密封于封裝體中。
根據(jù)本發(fā)明的半導(dǎo)體器件是借助于在印刷電路板上垂直堆疊多個(gè)上述LOC結(jié)構(gòu)的封裝件而制作的多芯片模塊結(jié)構(gòu)。
結(jié)合附圖，從下列描述中，本發(fā)明的上述和其它目的、特點(diǎn)和優(yōu)點(diǎn)將變得更為明顯。其中

圖1是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的透視圖；圖2是圖1所示半導(dǎo)體器件內(nèi)部的透視圖；圖3是圖1所示半導(dǎo)體器件內(nèi)部的平面圖；圖4是包括在圖1所示半導(dǎo)體器件中的半導(dǎo)體IC芯片的放大平面圖；圖5(a)和5(b)是沿圖3中D-D’線的典型剖面圖；圖6是沿圖3中E-E’線的典型剖面圖；圖7是沿圖3中F-F’線的典型剖面圖；圖8是沿圖3中F-F’線的典型剖面圖；圖9示意平面圖示出了鍵合于半導(dǎo)體芯片的功率線的一部分；圖10是用來制造根據(jù)本發(fā)明的第一實(shí)施例中的半導(dǎo)體器件的引線框的示意平面圖；圖11是在制造根據(jù)本發(fā)明的第一實(shí)施例中的半導(dǎo)體器件的工藝中的引線框的示意平面圖；圖12是在制造根據(jù)本發(fā)明的第一實(shí)施例中的半導(dǎo)體器件的工藝中的引線框的示意平面圖；圖13(a)和13(b)是典型的剖面圖，有助于解釋用來將根據(jù)本發(fā)明第一實(shí)施例中的半導(dǎo)體器件電連接于引線的金屬絲鍵合工序；圖14是用來制造根據(jù)本發(fā)明的第一實(shí)施例中的半導(dǎo)體器件的引線框的示意平面圖15是根據(jù)本發(fā)明的第二實(shí)施例中的半導(dǎo)體器件的示意平面圖；圖16是沿圖15中A-A′線的典型剖面圖；圖17是沿圖15中B-B′線的典型剖面圖；圖18示意平面圖示出了功率線被粘合固定于半導(dǎo)體芯片的區(qū)域；圖19示意平面圖示出了功率線被粘合固定于半導(dǎo)體芯片的區(qū)域；圖20是根據(jù)本發(fā)明的第三實(shí)施例中的半導(dǎo)體器件的示意平面圖；以及圖21是匯流條引線圖形的示意平面圖。
以下參照附圖來描述本發(fā)明的最佳實(shí)施例，其中用相同的參考號(hào)來表示相似的或相應(yīng)的部分，并略去其重復(fù)的描述以避免重復(fù)。
第一實(shí)施例根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件是一種薄的小外形封裝件(TSOP)，亦即表面安裝LSI封裝件。圖1是TSOP半導(dǎo)體器件的透視圖，圖2是圖1所示TSOP的內(nèi)部結(jié)構(gòu)的示意透視圖，而圖3是TSOP的內(nèi)部結(jié)構(gòu)的平面圖。
包含在TSOP內(nèi)的封裝體1用轉(zhuǎn)移注模工序注塑環(huán)氧樹脂的方法來制作，且寬度為400密耳，厚度為1mm。其上制造有64兆位動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的矩形半導(dǎo)體芯片2即單晶硅芯片，被密封于封裝體1中。
如圖4中放大圖所示，此DRAM包含制作在半導(dǎo)體芯片2主表面上的8個(gè)存儲(chǔ)器團(tuán)簇(memory mat)MM以及外圍電路。多個(gè)鍵合焊點(diǎn)BP在半導(dǎo)體芯片2主表面的中部平行于半導(dǎo)體芯片2的長邊排列成行。圖4中雖然未示出，各個(gè)存儲(chǔ)器團(tuán)簇MM被分成排列成行和列的各包含多個(gè)存儲(chǔ)器單元的多個(gè)存儲(chǔ)器陣列。
TSOP是配備有排列在半導(dǎo)體芯片2的主表面上的用作外部端子并具有內(nèi)部引線部分3A的多個(gè)引線3的LOC構(gòu)造。引線3由諸如42合金之類的Fe-Ni合金制成。引線3的內(nèi)引線部分3A用金絲4電連接于半導(dǎo)體芯片2的鍵合焊點(diǎn)BP。引線3的外引線部分3B從封裝體1的長邊表面伸出到外面以形成鷗翅引線封裝件。
引線3的外引線部分3B即管腳，從封裝體1上的左上位置處的外引線3B直到封裝體1上的右上位置處的外引線3B，根據(jù)標(biāo)準(zhǔn)順序編號(hào)為No.1-No.54。預(yù)定的電源電壓、參考電壓和信號(hào)分別被加于引線3的外引線部分3B。例如，5V的電源電壓Vdd被加于管腳No.1、9、14、27、43和49(即功率管腳或Vdd管腳)，而0V的固定參考電壓(Vss)被加于管腳No.6、12、28、41、46和49(即參考管腳或Vss管腳)。其余是信號(hào)管腳，包括數(shù)據(jù)I/O管腳DQ、地址管腳A、寫入啟動(dòng)管腳WE、列地址選通管腳CAS、行地址選通管腳RAS、時(shí)鐘管腳CLK等。
構(gòu)成功率管腳(Vdd)部分的管腳No.1、14和27的內(nèi)引線部分3A與平行于半導(dǎo)體芯片2主表面長邊而縱向延伸的匯流條引線3C集成制作。同樣，構(gòu)成參考管腳部分的管腳No.28、41和54的內(nèi)引線部分3A與相對于前述匯流條引線3C位于鍵合焊點(diǎn)BP行另一側(cè)的另一個(gè)匯流條引線3C集成制作。
用作功率管腳的內(nèi)引線部分3A以及用作參考管腳的內(nèi)引線部分3A，被連接于二個(gè)細(xì)長的匯流條引線3C。因此，電源電壓Vdd和參考電壓Vss能夠從半導(dǎo)體芯片2主表面上所希望的位置施加于DRAM，因而能夠抑制開關(guān)噪聲造成的電源電壓的起伏，并能夠提高DRAM的運(yùn)行速度。
用作功率管腳和不連接于匯流條引線3C的參考管腳(即管腳No.6、9、12、43、46和49)的內(nèi)引線部分3A，以及用作信號(hào)管腳的所有引線3的內(nèi)引線部分3A，彼此平行延伸于半導(dǎo)體芯片2的主表面上，而內(nèi)引線部分3A的內(nèi)端在鍵合焊點(diǎn)BP行的相對二側(cè)排列成二行。
用作管腳No.1和27即功率管腳的引線3的各個(gè)內(nèi)引線部分3A的一部分，被分成梳狀圖形，以便延伸于環(huán)繞半導(dǎo)體芯片2的封裝體1的角落區(qū)域。同樣，用作管腳No.28和54即參考管腳的各個(gè)內(nèi)引線部分3A的一部分，被分成梳狀圖形，以便延伸于環(huán)繞半導(dǎo)體芯片2的封裝體1的角落區(qū)域。
當(dāng)用注模工序注塑樹脂的方法來制作封裝體1時(shí)，由于制作成梳狀圖形的內(nèi)引線部分3A分布在封裝體1的縱向端部區(qū)域，故樹脂能夠均勻地分布于位于模具空腔中的半導(dǎo)體芯片2的前表面?zhèn)壬系目臻g和背表面?zhèn)壬系目臻g中。因此，在封裝體1中將不會(huì)形成由空腔中樹脂的不規(guī)則流動(dòng)造成的空洞，從而能夠改善注模工序的成品率。當(dāng)梳狀圖形部分延伸到靠近半導(dǎo)體芯片2的區(qū)域，且金絲4的一端被鍵合于延伸部分時(shí)，功率管腳，即多個(gè)金絲4能夠被鍵合于管腳No.1和27，以及參考管腳，即管腳No.28和54，這進(jìn)一步抑制了電源電壓的起伏。
圖5(a)是沿圖3中D-D’線(通過管腳No.13(DQ7)和管腳No.41(Vss)的線)的封裝體1的典型剖面圖，圖6是沿圖3中E-E’線(通過管腳No.1(Vdd)、匯流條引線3C和管腳No.27(Vdd)的線)的封裝體1的典型剖面圖，而圖7是沿圖3中F-F’線(通過管腳No.8(DQ4)和管腳No.47(DQ11)的線)的封裝體1的典型剖面圖。在下列描述中，具有用作功率管腳(Vdd管腳)的外引線部分3B的引線3以及具有用作參考管腳(Vss管腳)的外引線部分3B的引線3，將被統(tǒng)稱為電源線3V，而具有用作信號(hào)管腳的外引線部分3B的引線3被稱為信號(hào)線3S。
參照圖5(a)和6，與匯流條引線3C集成制作的電源線3V的內(nèi)引線部分3A，具有向半導(dǎo)體芯片2凹下的凹下部分，并用粘合層5粘合固定于半導(dǎo)體芯片2的主表面。匯流條引線3C的下表面不被鍵合于半導(dǎo)體芯片2，而是與半導(dǎo)體芯片2隔開。插入在電源線3V下表面和半導(dǎo)體芯片2主表面之間的粘合層5是容易處置并能夠以高成品率將電源線3V鍵合于半導(dǎo)體芯片2的耐熱熱塑粘合劑，例如熱塑聚酰亞胺粘合劑、熱塑聚(醚酰亞胺)粘合劑之類。
不連接于匯流條引線3C的功率線3V和所有的信號(hào)線3S，與匯流條引線3C一樣，不鍵合于半導(dǎo)體芯片2，而是與半導(dǎo)體芯片2隔開。引線3的內(nèi)引線部分3A和與半導(dǎo)體芯片2的主表面隔開的匯流條引線3C的各個(gè)下表面到半導(dǎo)體芯片2的主表面之間的空間，用形成封裝體1的樹脂填充。半導(dǎo)體芯片2主表面除制作有鍵合焊點(diǎn)BP之外的區(qū)域，用聚酰亞胺樹脂之類的絕緣層6涂覆，以便吸收金屬絲鍵合工序過程中可能由引線3的內(nèi)引線部分3A作用在半導(dǎo)體芯片2上的沖擊。
如圖7所示，匯流條引線3C配備有向半導(dǎo)體芯片2側(cè)突出的短的突出部分7。匯流條引線3C的突出部分7被連接于金絲。雖然這些突出部分7不一定很重要，但在半導(dǎo)體芯片2很小，匯流條引線3C非?？拷I合焊點(diǎn)BP，因而難以將金絲鍵合于匯流條引線3C的時(shí)候，突出部分7使得金絲到匯流條引線3C的鍵合變得容易。突出部分7的各個(gè)端部向半導(dǎo)體芯片2凹下，并用粘合層5鍵合于半導(dǎo)體芯片2的主表面。如圖8所示，匯流條引線3C和突出部分7二者都可以鍵合粘接于半導(dǎo)體芯片2的主表面。
在第一實(shí)施例的TSOP中，連接于匯流條引線3C的電源線3V的部分向芯片方向凹下(偏移)，并用粘合層5鍵合于半導(dǎo)體芯片2的主表面，而匯流條引線3C和信號(hào)線3S被放置成與半導(dǎo)體芯片2的主表面隔開。
在圖9中，陰影區(qū)代表電源線3V部分鍵合于半導(dǎo)體芯片2的鍵合區(qū)。鍵合區(qū)位于靠近半導(dǎo)體芯片2的相對的縱向端的端部區(qū)、中部區(qū)、以及對應(yīng)于突出部分7的區(qū)域，且這10個(gè)鍵合區(qū)中的5個(gè)鍵合區(qū)被排列在鍵合焊點(diǎn)BP行的右側(cè)，而其余的被排列在鍵合焊點(diǎn)BP這一行的左側(cè)。
圖5(b)示出了引線3相對于半導(dǎo)體芯片2主表面的布局的例子。如圖5(b)所示，信號(hào)線3S下表面(不連接于匯流條引線3C的電源線3V)與半導(dǎo)體芯片2主表面之間的距離a大于匯流條引線3C下表面與半導(dǎo)體芯片2主表面之間的距離b；亦即，信號(hào)線3S的內(nèi)引線部分3A到半導(dǎo)體芯片2主表面的距離大于與電源線3V集成制作在一起的匯流條引線3C到半導(dǎo)體芯片2主表面的距離(a＞b)。例如，距離a約為100μm，而距離b在40-50μm范圍內(nèi)。粘合層5的厚度c約為10um。引線3(電源線3V、信號(hào)線3S和匯流條引線3C)的厚度約為125μm，而半導(dǎo)體芯片2的厚度約為280μm。如上所述，TSOP的厚度約為1mm。
在制作向半導(dǎo)體芯片2偏移的電源線3V的偏移部分時(shí)，在電源線3V中形成彎曲，以便形成位于半導(dǎo)體芯片2邊沿內(nèi)的凹下部分，這是可取的。若電源線3V中的彎曲在半導(dǎo)體芯片2的邊沿處與半導(dǎo)體芯片2的主表面相接觸，則當(dāng)完成DRAM制造工序之后對半導(dǎo)體晶片進(jìn)行切割時(shí)，形成在圖形(TEG圖形)中并暴露在露于半導(dǎo)體芯片2邊沿上的切割區(qū)(劃痕線)中的導(dǎo)電線的碎片，有可能與電源線3V相接觸，從而引起短路。由于同樣的原因，為了防止短路，使信號(hào)線3S離半導(dǎo)體芯片2主表面至少10μm是可取的。當(dāng)使電源線3V偏移以形成凹下部分時(shí)，使凹下部分垂直于電源線3V的表面偏移是可取的，因?yàn)楫?dāng)引線3的部分垂直于引線3的表面偏移時(shí)，能夠以高的尺寸精確度來彎曲精細(xì)的容易歪曲的引線3。
制作在半導(dǎo)體芯片2主表面上的DRAM(未示出)包含形成存儲(chǔ)器單元和外圍電路的晶體管以及制作在晶體管上并具有連接于晶體管的信號(hào)線和用來向晶體管饋送電源電壓和參考電壓的功率線的多個(gè)布線層。信號(hào)線和功率線被電連接于連接到制作在頂部布線層中的引線的鍵合焊點(diǎn)BP。
匯流條引線3C、電源線3V的內(nèi)端部分3A以及信號(hào)線3S排列在半導(dǎo)體芯片2的主表面上，并用金絲4電連接于相應(yīng)的鍵合焊點(diǎn)BP。電源線3V和信號(hào)線3S排列在覆蓋半導(dǎo)體芯片2的頂部布線層的保護(hù)膜(鈍化膜)或制作在保護(hù)膜上的絕緣層6中的半導(dǎo)體芯片2的多層布線層上。因此，電源線3V和信號(hào)線3S引起寄生電容。為了防止電源電壓起伏，電源線3V引起的寄生電容大一些，而為了提高信號(hào)傳輸速度，信號(hào)線3S引起的寄生電容小一些，這是可取的。
在本實(shí)施例的TSOP中，其中信號(hào)線3S的內(nèi)引線部分3A比與電源線3V集成制作在一起的匯流條引線3C離半導(dǎo)體芯片2的主表面更遠(yuǎn)，信號(hào)線3S引起的寄生電容小。在本實(shí)施例的TSOP中，其中與電源線3V集成制作在一起的匯流條引線3C比信號(hào)線3S更靠近半導(dǎo)體芯片2的主表面，電源線3V引起的寄生電容大。于是，本實(shí)施例的TSOP能夠降低開關(guān)噪聲造成的電源電壓的起伏和信號(hào)高速傳輸時(shí)傳輸信號(hào)的起伏。
由于信號(hào)線3S的內(nèi)引線部分3A比匯流條引線3C離半導(dǎo)體芯片2的主表面更遠(yuǎn)，故能夠肯定地防止由跨越信號(hào)線3S與鍵合焊點(diǎn)BP之間的匯流條引線3C的金絲和匯流條引線3C之間的不希望有的接觸所造成的短路。
圖10是用于第一實(shí)施例的TSOP中的引線框LF的示意平面圖。實(shí)際上，在一個(gè)帶子中制作有多個(gè)引線框，以便同時(shí)制作多個(gè)(例如6個(gè))TSOP。在圖10中僅僅示出了引線框帶子的多個(gè)區(qū)域中的一個(gè)TSOP的區(qū)域，即一個(gè)引線框。
引線框LF具有制作在框8所包圍的矩形區(qū)域中的引線圖形中的電源線3V、匯流條引線3C和信號(hào)線3S。電源線3V和信號(hào)線3S具有待要密封于封裝體1中的內(nèi)引線部分3A以及待要從封裝體1伸出到外面的外引線部分3B。電源線3V和信號(hào)線3S用連桿9連接。
借助于對由42合金即Fe-Ni合金制成的薄片(薄帶)進(jìn)行沖壓或腐蝕而制作引線圖形，借助于沖壓制作待要用電源線3V的凹下部分連接于半導(dǎo)體芯片2的連接部分OF，以及對引線3的金絲鍵合部分進(jìn)行鍍金，從而制作引線框LF。
在裝配采用此引線框LF的TSOP時(shí)，如圖11所示，借助于用分散器之類將粘合劑涂覆到電源線3V的凹下部分的下表面，并將半導(dǎo)體芯片2鍵合到引線框LF的主表面，使引線框LF的內(nèi)引線部分3A正確定位，從而將半導(dǎo)體芯片2固定在引線框LF上。借助于在內(nèi)引線3A中制作定位圖形10并將半導(dǎo)體芯片2放置成使其邊沿重疊在定位圖形10上，使半導(dǎo)體芯片2以與內(nèi)引線部分3A位置關(guān)系正確的方式定位于引線框LF。大小基本上等于凹下部分的粘合片可以置于凹下部分下面，以代替用分散器將粘合劑涂覆于凹下部分的下表面。
然后如圖12所示，用金絲4將內(nèi)引線部分3A電連接到半導(dǎo)體芯片2的鍵合焊點(diǎn)BP。在將金絲4鍵合到與半導(dǎo)體芯片2的主表面隔開的信號(hào)線3S的時(shí)候，如圖13(a)所示，用夾具12將信號(hào)線3S的內(nèi)引線部分3A壓向半導(dǎo)體芯片2的主表面。如圖13(b)所示，在鍵合之后撤去夾具12時(shí)，內(nèi)引線部分3A靠其自身的回彈而回到其原來的位置。
當(dāng)用沖壓加工將引線框LF的引線制作在所希望的引線圖形中時(shí)，在內(nèi)引線部分3A的表面邊沿上形成沿壓力方向延伸的針狀芒刺。因此，為了防止芒刺損傷半導(dǎo)體芯片2的主表面，將引線框LF和半導(dǎo)體芯片2組合成使當(dāng)內(nèi)引線部分3A被壓向半導(dǎo)體芯片2的主表面時(shí)，芒刺從半導(dǎo)體芯片2的主表面離開，這是可取的。
隨后，如圖14所示，借助于注塑成模塊而制作封裝體1。然后切去延伸到封裝體1外面的不需要的引線框LF部分，外引線部分3B被彎成鷗翅形，從而完成圖1和2所示的TSOP。
在將TSOP安裝到印刷電路板上時(shí)，TSOP被置于印刷電路板上，使鍍覆有焊料的外引線部分3B與印刷電路板的相應(yīng)電極對準(zhǔn)。用印刷方法在電極表面涂以焊料膠。用焊料膠的粘合力將外引線部分3B暫時(shí)固定在電極上。借助于預(yù)熱，部分熔化涂覆外引線部分3B的焊料，可以將外引線部分3B暫時(shí)固定在電極上。然后借助于回流涂覆外引線部分3B的焊料而將外引線部分3B鍵合于電極。
第二實(shí)施例圖15是根據(jù)本發(fā)明的第二實(shí)施例中的TSOP的示意平面圖，圖16是沿圖15中A-A′線的典型剖面圖，而圖17是沿圖15中B-B′線的典型剖面圖。
第二實(shí)施例中的TSOP具有與匯流條引線3C集成制作的電源線3V。制作在靠近半導(dǎo)體芯片2的相對縱向端部和中部的電源線3V的部分OF，被向半導(dǎo)體芯片2凹下(偏移)，且匯流條引線3C被粘合層5鍵合到半導(dǎo)體芯片2的主表面。與第一實(shí)施例中的TSOP的信號(hào)線一樣，TSOP的信號(hào)線3S與半導(dǎo)體芯片2的主表面隔開。
將匯流條引線3C鍵合到半導(dǎo)體芯片2的粘合層5，制作在匯流條引線3C的整個(gè)下表面上，如圖15中陰影區(qū)域所示。借助于用分散器將粘合劑涂覆到匯流條引線3C的整個(gè)下表面，可以制作粘合層5，或者可以借助于絲網(wǎng)印刷工藝在半導(dǎo)體芯片2的主表面上制作粘合層5。
若匯流條引線3C與半導(dǎo)體芯片2的主表面隔開，且匯流條引線3C與半導(dǎo)體芯片2之間的間隙過分窄，則在用注模方法將半導(dǎo)體芯片2密封于樹脂中時(shí)，樹脂無法滿意地流入間隙以完全填充間隙，于是在匯流條引線3C和半導(dǎo)體芯片2之間形成空洞。匯流條引線3C下方的粘合層5肯定防止了這種失敗的注模。
將匯流條引線3C鍵合到半導(dǎo)體芯片2的粘合層5，可以制作成圖18中陰影區(qū)域所示的由以預(yù)定間距排列的點(diǎn)組成的圖形中。借助于用配備有多個(gè)噴嘴的分散器將粘合劑涂覆到多個(gè)區(qū)域，能夠同時(shí)制作粘合層5的各個(gè)點(diǎn)。這樣在點(diǎn)圖形中制作粘合層5的工序，比在匯流條引線3C的整個(gè)下表面上制作的工序更簡單。
將匯流條引線3C鍵合到半導(dǎo)體芯片2的粘合層5，可以只制作在電源線3V和鍵合焊點(diǎn)BP被金絲連接的區(qū)域中，以便吸收金屬絲鍵合過程中粘合層5可能作用在半導(dǎo)體芯片2上的沖擊。
第三實(shí)施例圖20是根據(jù)本發(fā)明的第三實(shí)施例中的TSOP的示意平面圖。此TSOP配備有由熱導(dǎo)率高于諸如42合金的Fe-Ni合金的銅制成的引線3，以降低其熱阻。例如，256兆位DRAM制作在密封于封裝體1中的半導(dǎo)體芯片2的主表面上，半導(dǎo)體芯片2的尺寸稍大于包含在第一和第二實(shí)施例的TSOP中的半導(dǎo)體芯片2的尺寸。
與第一實(shí)施例相同，借助于將由電源線3V向半導(dǎo)體芯片2凹下部分形成的凹下部分鍵合到半導(dǎo)體芯片2，可以將引線3鍵合到半導(dǎo)體芯片2，與第二實(shí)施例相同，匯流條引線3C可以整個(gè)鍵合到半導(dǎo)體芯片2的主表面，且粘合層5可以僅僅制作在對應(yīng)于待要鍵合金絲的匯流條引線3C部分的區(qū)域。信號(hào)線3S與半導(dǎo)體芯片2的主表面隔開。雖然銅引線3降低了TSOP的熱阻，但當(dāng)密封在封裝體中的半導(dǎo)體芯片2具有大的尺寸或由半導(dǎo)體芯片2與密封半導(dǎo)體芯片2的封裝體1之間的熱膨脹系數(shù)的差別造成更大的功耗時(shí)，由于銅的線性膨脹系數(shù)大于Fe-Ni合金的線性膨脹系數(shù)，在粘合層5中就出現(xiàn)了更大的應(yīng)力，這對粘合層5的可靠性有不利的影響。
為了解決這一問題，各個(gè)匯流條引線3C配備有借助于將匯流條引線3C在平行于半導(dǎo)體芯片2的主表面的平面內(nèi)彎曲而形成的大體上V形的部分，以致匯流條引線3C能夠變形以吸收在粘合層5中出現(xiàn)的應(yīng)力。因此能夠降低粘合層5中出現(xiàn)的應(yīng)力，從而提高粘合層5的可靠性。
二個(gè)匯流條引線3C不一定要在鍵合焊點(diǎn)BP這一行的每側(cè)上排列一個(gè)。例如，匯流條引線3C可以只連接于具有用作功率管腳(Vdd管腳)的外端部分3B的引線3，或具有用作參考管腳(Vss管腳)的外端部分3B的引線3。匯流條引線3C可以制作在圖21所示的分立區(qū)的圖形中，而不是像第一和第二實(shí)施例那樣的直線圖形或具有像第三實(shí)施例那樣的矩形彎曲的圖形中。引線3的所有的內(nèi)引線部分3A不一定都要排列在半導(dǎo)體芯片2的主表面上，引線3的有些內(nèi)引線部分3A可以排列在靠近半導(dǎo)體芯片2處。
本發(fā)明不局限于其對TSOP的應(yīng)用，而是可應(yīng)用于LOC構(gòu)造的半導(dǎo)體IC封裝件以及配備有諸如LSI存儲(chǔ)器件、微計(jì)算機(jī)和邏輯LSI電路之類的LSI電路而不是DRAM的半導(dǎo)體IC封裝件。
根據(jù)本發(fā)明，只借助于粘合層而無須在引線的內(nèi)引線部分和半導(dǎo)體芯片主表面之間插入任何絕緣層，就可將引線的內(nèi)引線部分鍵合到半導(dǎo)體芯片的主表面，因而能夠減小半導(dǎo)體器件的厚度，此減小的厚度相當(dāng)于絕緣層的厚度。
根據(jù)本發(fā)明，可減少元件的數(shù)目，且由于半導(dǎo)體器件不需要任何絕緣層而能夠相應(yīng)地降低制造成本。
根據(jù)本發(fā)明，由于略去了比較具有吸濕性的絕緣層，故半導(dǎo)體器件具有改進(jìn)的抗破裂性。
根據(jù)本發(fā)明，為了增大電源線引起的寄生電容并減小信號(hào)線引起的寄生電容，電源線靠近半導(dǎo)體芯片主表面而延伸或與之接觸，而信號(hào)線與半導(dǎo)體芯片主表面隔開。因此，能夠降低電源電壓的起伏，并以高的信號(hào)傳輸速度來傳輸信號(hào)。
根據(jù)本發(fā)明，借助于在平行于半導(dǎo)體芯片主表面的平面內(nèi)彎曲匯流條引線部分而在匯流條引線中形成彎曲，以便借助于匯流條引線的變形而吸收由引線和半導(dǎo)體芯片之間熱膨脹系數(shù)的差別在粘合層中引起的應(yīng)力。因此，在將大面積和高功率半導(dǎo)體芯片密封于封裝件中時(shí)，粘合層能夠以改進(jìn)了的可靠性將引線鍵合于半導(dǎo)體芯片。
雖然以一定程度的特殊性，在其最佳實(shí)施例中已描述了本發(fā)明，但顯然可以作出許多改變和變化。因此應(yīng)該理解，除此處具體描述的以外，本發(fā)明還可以在其它的場所實(shí)施而不超越其范圍和構(gòu)思。
權(quán)利要求
1．一種半導(dǎo)體器件，它包含制作在其主表面上的帶有集成電路和多個(gè)鍵合焊點(diǎn)的半導(dǎo)體芯片；具有內(nèi)引線部分和與內(nèi)引線部分集成制作的外引線部分的功率線，此內(nèi)引線部分具有位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的第一區(qū)和位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域外面的第二區(qū)；各具有外引線部分以及第一區(qū)位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中而第二區(qū)位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域外面的內(nèi)引線部分的多個(gè)信號(hào)線；將功率線的第一區(qū)分別電連接到鍵合焊點(diǎn)的多個(gè)第一鍵合金屬絲；將信號(hào)線的第一區(qū)分別電連接到鍵合焊點(diǎn)的多個(gè)第二鍵合金屬絲；以及將半導(dǎo)體芯片、多個(gè)信號(hào)線的內(nèi)引線部分、功率線的內(nèi)引線部分以及第一和第二鍵合金屬絲密封于其中的樹脂密封體；其中功率線的內(nèi)引線部分的第一區(qū)被鍵合到半導(dǎo)體芯片主表面的多個(gè)分立區(qū)域，而信號(hào)線的內(nèi)引線部分的第一區(qū)沿其厚度方向與半導(dǎo)體芯片的主表面隔開。
2．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中半導(dǎo)體芯片的主表面是一個(gè)矩形，具有一對沿第一方向延伸的長邊和一對沿垂直于第一方向的第二方向延伸的短邊；功率線的內(nèi)引線部分的第一區(qū)具有沿第一方向延伸的第一部分和與第一方向成一角度而延伸的另一部分，且多個(gè)第一鍵合金屬絲被鍵合到功率線的內(nèi)引線部分的第一部分。
3．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中多個(gè)鍵合焊點(diǎn)沿功率線的內(nèi)引線的第一方向延伸的部分排列。
4．根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中的功率線是電源線。
5．根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中的功率線是參考電壓線。
6．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的粘合層含有熱塑粘合劑。
7．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中多個(gè)分立的區(qū)域分別對應(yīng)于沿功率線的第一方向延伸的部分。
8．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中多個(gè)分立的區(qū)域分別對應(yīng)于沿功率線的第一方向延伸的部分和與功率線的第一方向成一角度而延伸的另一部分。
9．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中功率線的第一區(qū)具有沿半導(dǎo)體芯片厚度方向與半導(dǎo)體芯片主表面隔開得比多個(gè)鍵合于半導(dǎo)體芯片主表面的獨(dú)立部分更遠(yuǎn)的部分，從而在功率線的第一區(qū)的分立部分和多個(gè)獨(dú)立部分之間形成偏移。
10．根據(jù)權(quán)利要求9的半導(dǎo)體器件，其中功率線的第一區(qū)的分立部分和信號(hào)線的第一區(qū)，沿半導(dǎo)體芯片厚度方向與半導(dǎo)體芯片主表面隔開的距離基本上相同。
11．一種半導(dǎo)體器件，它包含配備有多個(gè)制作在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列的方向延伸且具有向半導(dǎo)體芯片主表面凹下的凹下部分的功率線；以及具有位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的端部的信號(hào)線；其中的功率線和信號(hào)線用鍵合金屬絲電連接于鍵合焊點(diǎn)，功率線的凹下部分用粘合層固定于半導(dǎo)體芯片的主表面，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
12．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中功率線包括用來將電源電壓加于半導(dǎo)體芯片的第一功率線以及用來將參考電壓加于半導(dǎo)體芯片的第二功率線，且第一和第二功率線分別排列在安置鍵合焊點(diǎn)的相對兩側(cè)上。
13．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中信號(hào)線與半導(dǎo)體芯片主表面之間的距離大于功率線與半導(dǎo)體芯片主表面之間的距離。
14．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中功率線的凹下部分位于半導(dǎo)體芯片的端部之中。
15．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中對應(yīng)于半導(dǎo)體芯片端部的功率線和信號(hào)線部分到半導(dǎo)體芯片主表面的距離不小于10μm。
16．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中粘合層由熱塑粘合劑制成。
17．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中信號(hào)線比功率線離鍵合焊點(diǎn)更遠(yuǎn)，且將信號(hào)線電連接于鍵合焊點(diǎn)的鍵合金屬絲延伸于功率線上。
18．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中功率線在平行于半導(dǎo)體芯片主表面的平面內(nèi)分別具有彎曲。
19．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中半導(dǎo)體芯片主表面涂以保護(hù)膜，且電連接于功率線的電源線位于保護(hù)膜之下。
20．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中用來吸收金屬絲鍵合操作過程中可能作用于半導(dǎo)體芯片上的沖擊的絕緣膜，制作在除制作有鍵合焊點(diǎn)的區(qū)域之外的半導(dǎo)體芯片主表面上。
21．根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中的半導(dǎo)體芯片、功率線的內(nèi)引線部分以及信號(hào)線的內(nèi)引線部分被密封在樹脂封裝件中，功率線的外引線部分和信號(hào)線的外引線部分從樹脂封裝件伸出到外面。
22．一種半導(dǎo)體器件，它包含配備有多個(gè)制作在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列的方向延伸且具有向半導(dǎo)體芯片主表面凹下的凹下部分的多個(gè)功率線；以及具有位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的端部的多個(gè)信號(hào)線；其中的功率線和信號(hào)線用鍵合金屬絲分別電連接于鍵合焊點(diǎn)，功率線的凹下部分用粘合層固定于半導(dǎo)體芯片的主表面，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
23．根據(jù)權(quán)利要求22的半導(dǎo)體器件，其中沿多個(gè)鍵合焊點(diǎn)延伸的引線包括連接于用來將電源電壓加于半導(dǎo)體芯片的第一功率線的第一引線以及連接于用來將參考電壓加于半導(dǎo)體芯片的第二功率線的第二引線，且第一和第二引線分別排列在安置鍵合焊點(diǎn)的相對兩側(cè)上。
24．根據(jù)權(quán)利要求22的半導(dǎo)體器件，其中突出部分從沿鍵合焊點(diǎn)排列的方向延伸的引線部分，沿離開鍵合焊點(diǎn)的方向伸出，將功率線電連接于鍵合焊點(diǎn)的各個(gè)鍵合金屬絲的一端被鍵合到突出部分。
25．根據(jù)權(quán)利要求22的半導(dǎo)體器件，其中分支引線在半導(dǎo)體芯片附近從功率線部分延伸出來，將功率線電連接于鍵合焊點(diǎn)的各個(gè)鍵合金屬絲的一端，被鍵合到分支引線。
26．一種半導(dǎo)體器件，它包含配備有多個(gè)制作在其主表面上的鍵合焊點(diǎn)的半導(dǎo)體芯片；沿鍵合焊點(diǎn)排列的方向分布且具有用粘合層固定于半導(dǎo)體芯片主表面的部分的功率線；以及一部分位于對應(yīng)于半導(dǎo)體芯片主表面的區(qū)域中的信號(hào)線；其中的功率線和信號(hào)線用鍵合金屬絲電連接于鍵合焊點(diǎn)，而信號(hào)線與半導(dǎo)體芯片主表面隔開。
27．根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中的粘合層延伸于功率線下方的幾乎整個(gè)區(qū)域中。
28．根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中的粘合層延伸于功率線下方的部分區(qū)域中。
29．根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中的粘合層延伸于功率線的鍵合部分下方的區(qū)域中。
30．一種半導(dǎo)體器件制造方法，它包含下列步驟(a)制作引線框，此引線框具有沿待要支持在其一個(gè)表面上的半導(dǎo)體芯片的鍵合焊點(diǎn)排列的方向延伸且具有向半導(dǎo)體芯片主表面凹下的凹下部分的功率線，以及其端部與半導(dǎo)體芯片主表面隔開的信號(hào)線；(b)將半導(dǎo)體芯片置于引線框上，以粘合層插入在功率線凹下部分與半導(dǎo)體芯片主表面之間，從而將半導(dǎo)體芯片牢固地支持在引線框表面上；(c)用鍵合金屬絲將引線框的功率線和信號(hào)線電連接到制作在半導(dǎo)體芯片主表面上的鍵合焊點(diǎn)；以及(d)將半導(dǎo)體芯片密封在封裝體中。
全文摘要
本發(fā)明提供了一種薄的、不昂貴的、高性能的配備有匯流條引線、功率線和信號(hào)線的半導(dǎo)體器件。連接于匯流條引線的功率線的一部分向半導(dǎo)體芯片主表面凹下以形成凹下部分，并用粘合層將凹下部分鍵合到半導(dǎo)體芯片的主表面。信號(hào)線以及匯流條引線與半導(dǎo)體芯片主表面隔開。
文檔編號(hào)H01L23/495GK1227412SQ99102430
公開日1999年9月1日 申請日期1999年2月26日 優(yōu)先權(quán)日1998年2月27日
發(fā)明者坪崎邦宏, 增田正親, 巖谷昭彥, 中村篤, 井村智香子, 塩月敏弘 申請人:株式會(huì)社日立制作所