專利名稱：帶有靜電放電保護(hù)結(jié)構(gòu)的減少了電容的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶體管的領(lǐng)域。更具體地說，本發(fā)明涉及在帶有靜電放電保護(hù)結(jié)構(gòu)的晶體管中減少了電容的領(lǐng)域。
背景技術(shù)：
為了改進(jìn)計(jì)算機(jī)系統(tǒng)的性能，使計(jì)算機(jī)系統(tǒng)元件之間的總線接口的開關(guān)速率越來越高。在增加總線速率方面的一個(gè)限制因素是連接到總線上的元件的信號(hào)引腳的電容。信號(hào)引腳的電容減少了在保持適當(dāng)?shù)男盘?hào)完整性的同時(shí)可得到的開關(guān)頻率。該引腳的電容由下述幾個(gè)因素構(gòu)成，諸如封裝引線框的電容、鍵合焊區(qū)電容、靜電放電(ESD)保護(hù)結(jié)構(gòu)和輸出驅(qū)動(dòng)器(晶體管)電容。


圖1示出帶有ESD保護(hù)的晶體管的一例。圖1的晶體管100包括在襯底110內(nèi)形成的源區(qū)140；源接點(diǎn)145；在介質(zhì)材料135上形成的柵130；在襯底110內(nèi)形成的漏區(qū)120；以及漏接點(diǎn)125。將漏區(qū)120作得較大，以便防止電流聚集(crowding)。在發(fā)生ESD的期間內(nèi)的電流聚集可引起大電流聚集于半導(dǎo)體材料的小的面積上，從而引起器件的損傷。通過增加漏區(qū)的尺寸，發(fā)生ESD的期間內(nèi)的電流聚集于小的面積上的可能性減少，由此減少對(duì)器件損傷的可能性。
如上所述的漏區(qū)的尺寸的增加存在增加輸出漏電容的缺點(diǎn)，該輸出漏電容的增加可能高達(dá)最小尺寸的情況下的2或3倍。輸出漏電容基本上是漏區(qū)面積和在由襯底110與漏區(qū)120形成的p-n結(jié)處的耗盡區(qū)寬度的函數(shù)。
圖2描述了晶體管200，該晶體管200例示一種用于在保持ESD保護(hù)特性的同時(shí)減少輸出漏電容的技術(shù)。該晶體管200包括在襯底210內(nèi)形成的源區(qū)240；源接點(diǎn)245；在介質(zhì)材料235上形成的柵230；在襯底210內(nèi)形成的第1漏區(qū)220；在襯底210內(nèi)形成的電阻性區(qū)域215；在襯底210內(nèi)形成的第2漏區(qū)227；以及在第2漏區(qū)227上形成的漏接點(diǎn)225。在晶體管200中，該電阻性區(qū)域215提供ESD保護(hù)。該電阻性區(qū)域215的導(dǎo)電型與第1和第2漏區(qū)220和227的導(dǎo)電型相同，但摻雜較輕。因?yàn)殡娮栊詤^(qū)域215是輕摻雜的，故由襯底210與電阻性區(qū)域215形成的p-n結(jié)處的耗盡區(qū)寬度比由圖1的晶體管100得到的耗盡區(qū)寬度大很多。該耗盡區(qū)寬度的增加導(dǎo)致在保持ESD保護(hù)特性的同時(shí)電容的減少。
上述的晶體管100和200在制造工藝期間內(nèi)需要不同的步驟。該晶體管200的形成要求形成該電阻性區(qū)域215，然后，在形成源區(qū)240及漏區(qū)220和227的期間內(nèi)在該電阻性區(qū)域215上形成一個(gè)掩模。許多制造類似于在圖1中被描述的晶體管100的晶體管結(jié)構(gòu)的工藝一般不能方便地用來形成圖2中示出的結(jié)構(gòu)，這是因?yàn)?，在形成源區(qū)及漏區(qū)的期間內(nèi)在對(duì)電阻性區(qū)域進(jìn)行掩蔽中包括一些附加的步驟。結(jié)果，盡管通過使用圖2中示出的結(jié)構(gòu)一些工藝能取得電容減少的優(yōu)點(diǎn)，但很多工藝不能取得這一優(yōu)點(diǎn)。因此，希望有不過多增加附加工藝而能制造的、帶有ESD保護(hù)的減少了電容的晶體管。
發(fā)明概要本發(fā)明公開了帶有ESD保護(hù)的減少了電容的晶體管及其制造方法。該晶體管包括襯底；在該襯底內(nèi)形成的源區(qū)；以及也在該襯底內(nèi)形成的阱區(qū)。該晶體管還包括具有第1終端區(qū)、第2終端區(qū)的漏區(qū)和位于該第1與第2終端區(qū)之間的電阻性區(qū)域。該漏區(qū)至少部分地在該阱區(qū)內(nèi)形成。漏接點(diǎn)在該漏區(qū)的第1終端區(qū)上形成。另外，包括柵結(jié)構(gòu)。該柵結(jié)構(gòu)在該源區(qū)與該漏區(qū)的第2終端區(qū)之間的該襯底上形成。該柵結(jié)構(gòu)界定將源區(qū)連接到漏區(qū)的溝道區(qū)。
附圖的簡單描述圖1示出按照現(xiàn)有技術(shù)實(shí)施的帶有ESD保護(hù)的晶體管的一例。
圖2示出按照現(xiàn)有技術(shù)實(shí)施的并使用非標(biāo)準(zhǔn)制造工藝形成的帶有ESD保護(hù)的減少了電容的晶體管。
圖3說明了按照本發(fā)明實(shí)施的并使用標(biāo)準(zhǔn)制造工藝形成的帶有ESD保護(hù)的減少了電容的晶體管。
圖4是按照本發(fā)明實(shí)施的并使用標(biāo)準(zhǔn)制造工藝的用于形成帶有ESD保護(hù)的減少了電容的晶體管的方法的流程圖。
詳細(xì)的描述本發(fā)明公開了使用標(biāo)準(zhǔn)制造工藝形成的帶有ESD保護(hù)的減少了電容的晶體管。在下述的描述中，為了說明起見，提出了一些特定的細(xì)節(jié)，以便提供本發(fā)明的透徹的了解。但是，對(duì)本領(lǐng)域的專業(yè)人員來說，很清楚的是，這些特定的細(xì)節(jié)在實(shí)施本發(fā)明方面不是必須的。在另一些情況下，不具體地描述眾所周知的方法、器件和結(jié)構(gòu)，這是為了避免妨礙對(duì)本發(fā)明的理解。
概述本發(fā)明解決了減少晶體管中的電容的問題，上述晶體管具有作為ESD保護(hù)結(jié)構(gòu)的大的漏區(qū)。一般來說，并按照本發(fā)明的一個(gè)實(shí)施例，形成晶體管，該晶體管包括襯底；在該襯底內(nèi)形成的源區(qū)；在該襯底內(nèi)界定溝道區(qū)的柵結(jié)構(gòu)；以及也在該襯底內(nèi)形成的阱區(qū)。該晶體管還包括至少部分地在該阱區(qū)內(nèi)形成的漏區(qū)。該阱區(qū)的導(dǎo)電型與源和漏區(qū)的導(dǎo)電型相同，但比源和漏區(qū)的摻雜輕。通過至少部分地在該阱區(qū)內(nèi)形成該漏區(qū)，由在襯底與漏之間的p-n結(jié)形成的耗盡區(qū)寬度增加，由此減少在漏區(qū)與襯底之間的電容。
本發(fā)明的實(shí)施例圖3說明了按照本發(fā)明實(shí)施的并使用標(biāo)準(zhǔn)制造工藝形成的帶有ESD保護(hù)的減少了電容的晶體管300的例示實(shí)施例。該晶體管300包括襯底310；在襯底內(nèi)形成的源區(qū)340；包括在介質(zhì)材料335上形成的柵接點(diǎn)330的柵結(jié)構(gòu)，其中，該介質(zhì)材料335在該襯底上形成；以及包括第1終端區(qū)321、第2終端區(qū)322和位于第1終端區(qū)321與第2終端區(qū)322之間的電阻性區(qū)域323的漏區(qū)320。該柵接點(diǎn)330和介質(zhì)材料335在該襯底310內(nèi)界定溝道區(qū)337。
對(duì)于該例示晶體管，襯底310由p型半導(dǎo)體材料形成，而源區(qū)340和漏區(qū)320由n+型半導(dǎo)體材料形成。P型半導(dǎo)體材料一般通過在硅中引入諸如硼的摻雜劑來形成。N型半導(dǎo)體材料一般通過在硅中引入諸如砷的摻雜劑來形成?？墒褂闷渌膿诫s劑。擴(kuò)散和離子注入是兩種被認(rèn)可的在硅中引入摻雜劑的方法。這里使用的在“p”或“n”之后的符號(hào)“-”表示該“p”或“n”型半導(dǎo)體材料是輕摻雜的。這里使用的在“p”或“n”之后的符號(hào)“+”表示該“p”或“n”型半導(dǎo)體材料是重?fù)诫s的。
在源區(qū)340上形成源接點(diǎn)345，在漏區(qū)320的第1終端區(qū)321上形成漏接點(diǎn)325。該源接點(diǎn)345、該漏接點(diǎn)325和柵接點(diǎn)330最好由多晶硅來形成，盡管也可使用其它導(dǎo)電性材料。該介質(zhì)材料335最好是二氧化硅。也可使用其它的介質(zhì)材料。本例示晶體管的柵長最好是。25微米(μ)，盡管較寬范圍的其它尺寸也是可以的。例如，本發(fā)明可用.1μ的柵長來實(shí)施。最好使用離子注入將該漏區(qū)的深度形成為約。3μ，但其它深度也是可以的，也可使用其它任何在半導(dǎo)體材料中引入摻雜劑的方法來形成該漏區(qū)。
在該漏區(qū)320中的電阻性區(qū)域323起到ESD保護(hù)結(jié)構(gòu)的作用。通過包含電阻性區(qū)域323以增加漏區(qū)320的尺寸來得到增強(qiáng)的ESD保護(hù)。在本例示實(shí)施中，該電阻性區(qū)域的長度最好是約5μ。較寬范圍的其它長度也是可以的。在發(fā)生ESD時(shí)，潛在的大電流被分布于較大的面積內(nèi)，而不是集中于較小的面積上。在技術(shù)背景部分中討論了提供ESD保護(hù)的技術(shù)。在帶有這種ESD結(jié)構(gòu)的現(xiàn)有的晶體管中，在大的漏區(qū)與襯底之間的電容比帶有小的漏區(qū)的晶體管的電容大。本發(fā)明通過在漏區(qū)320的至少一部分與襯底310之間引入阱區(qū)315，減少了該電容。該阱區(qū)315使用在現(xiàn)有技術(shù)中眾所周知的標(biāo)準(zhǔn)的阱制造技術(shù)來形成。大多數(shù)半導(dǎo)體制造工藝使用阱。結(jié)果，阱區(qū)315可在通常的阱制造工藝的期間內(nèi)被形成，不需要過多附加另外的工藝。
該阱區(qū)315在形成漏區(qū)320之前被形成。在本例示實(shí)施中的阱區(qū)315最好由n-型半導(dǎo)體材料來形成。用于阱區(qū)315的n-型半導(dǎo)體材料最好通過在硅襯底內(nèi)擴(kuò)散諸如磷的摻雜劑來形成，盡管其它的摻雜劑也是可以的。該阱區(qū)315可通過離子注入或其它任何在半導(dǎo)體材料中引入摻雜劑的方法來形成。最好將阱區(qū)315的深度形成為在漏區(qū)320之下的3μ，并形成為從漏接點(diǎn)325之下延伸到溝道區(qū)337的1μ內(nèi)。本發(fā)明可使用阱區(qū)深度的較寬的范圍來實(shí)施。盡管在本實(shí)施例中的阱區(qū)315最好延伸到溝道區(qū)的1μ內(nèi)，但是，不使阱區(qū)315延伸到1μ也可以實(shí)施本發(fā)明。其折衷關(guān)系是，延伸到襯底310內(nèi)的漏區(qū)320越寬，電容就越大，因此，較為理想的是，使阱區(qū)延伸到盡可能接近于溝道區(qū)，而不對(duì)晶體管的性能或工藝性能產(chǎn)生不利的影響。
在以上有關(guān)例示晶體管300的討論中，所提到的襯底310由p型半導(dǎo)體材料來形成，所提到的源區(qū)340、漏區(qū)320及阱區(qū)315由n型半導(dǎo)體材料來形成。然而，本發(fā)明也可以利用n型襯底和p型源區(qū)、漏區(qū)及阱區(qū)來實(shí)施。
圖4是按照本發(fā)明實(shí)施的并使用標(biāo)準(zhǔn)制造工藝的用于形成帶有ESD保護(hù)的減少了電容的晶體管的例示方法的流程圖。在步驟410中，提供襯底。該襯底可具有在上面與圖3相關(guān)地討論過的任何性質(zhì)。在步驟420中，在該襯底內(nèi)形成阱區(qū)。在步驟420之后，在該襯底上形成柵結(jié)構(gòu)。一旦形成柵結(jié)構(gòu)，就在步驟440中在該襯底內(nèi)形成源區(qū)。在步驟450中，形成包括電阻性區(qū)域的漏區(qū)。至少部分地在該阱區(qū)內(nèi)形成該漏區(qū)。在步驟410、420、430、440和450中提供的或形成的該襯底、源區(qū)、漏區(qū)和阱區(qū)的性質(zhì)與上面與圖3相關(guān)地討論過的這些結(jié)構(gòu)的性質(zhì)一致。
在上述的說明書中，已參考其特定的例示實(shí)施例描述了本發(fā)明。但很明顯的是，在不偏離由后附的權(quán)利要求書所提出的本發(fā)明的寬的精神和范圍的情況下，可作各種修正和變更。因此，本說明書和附圖應(yīng)被認(rèn)為是說明性的而不是限定性的。
權(quán)利要求
1．一種帶有ESD保護(hù)的減少了電容的晶體管，其特征在于，包括襯底；在上述襯底內(nèi)形成的源區(qū)；在上述襯底內(nèi)形成的阱區(qū)；至少部分地在上述阱區(qū)內(nèi)形成的漏區(qū)，上述漏區(qū)包括第1終端區(qū)和第2終端區(qū)，上述漏區(qū)還包括在上述第1終端區(qū)與上述第2終端區(qū)之間的電阻性區(qū)域；在上述漏區(qū)的上述第1終端區(qū)上形成的漏接點(diǎn)；以及柵結(jié)構(gòu)，在上述源區(qū)與上述漏區(qū)的第2終端區(qū)之間的上述襯底上被形成，上述柵結(jié)構(gòu)界定將上述源區(qū)連接到上述漏區(qū)的溝道區(qū)。
2．如權(quán)利要求1中所述的晶體管，其特征在于上述阱區(qū)從上述漏區(qū)的上述第1終端區(qū)延伸到上述溝道區(qū)的1μ內(nèi)。
3．如權(quán)利要求1中所述的晶體管，其特征在于上述阱區(qū)延伸到上述襯底內(nèi)的約1μ至4μ的范圍內(nèi)的深度。
4．如權(quán)利要求1中所述的晶體管，其特征在于上述漏區(qū)延伸到上述阱區(qū)內(nèi)的約0．1μ至0．4μ的范圍內(nèi)的深度。
5．如權(quán)利要求1中所述的晶體管，其特征在于上述電阻性區(qū)域的長度約在2μ至7μ的范圍內(nèi)。
6．如權(quán)利要求1中所述的晶體管，其特征在于上述阱區(qū)包括n-型半導(dǎo)體區(qū)，上述漏區(qū)包括n+型區(qū)。
7．如權(quán)利要求1中所述的晶體管，其特征在于上述阱區(qū)包括p-型半導(dǎo)體區(qū)，上述漏區(qū)包括p+型半導(dǎo)體區(qū)。
8．一種形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于，包括下述步驟提供襯底；在上述襯底內(nèi)形成源區(qū)；在上述襯底內(nèi)形成阱區(qū)；至少部分地在上述阱區(qū)內(nèi)形成漏區(qū)，上述漏區(qū)包括第1終端區(qū)和第2終端區(qū)，形成漏區(qū)的步驟包括在上述第1終端區(qū)與上述第2終端區(qū)之間形成電阻性區(qū)域的步驟；以及在上述源區(qū)與上述漏區(qū)的上述第2終端區(qū)之間的上述襯底上形成柵結(jié)構(gòu)，上述柵結(jié)構(gòu)界定將上述源區(qū)連接到上述漏區(qū)的溝道區(qū)。
9．如權(quán)利要求8中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成阱區(qū)的上述步驟包括在上述襯底內(nèi)形成n-型半導(dǎo)體區(qū)的步驟，該n-型半導(dǎo)體區(qū)從上述漏區(qū)的上述第1終端區(qū)延伸到上述溝道區(qū)的1μ內(nèi)。
10．如權(quán)利要求9中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成阱區(qū)的上述步驟包括形成n-型半導(dǎo)體區(qū)的步驟，該n-型半導(dǎo)體區(qū)延伸到上述襯底內(nèi)的約1μ至4μ的范圍內(nèi)的深度。
11．如權(quán)利要求10中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成漏區(qū)的上述步驟包括形成n+型半導(dǎo)體區(qū)的步驟，該n+型半導(dǎo)體區(qū)延伸到上述阱區(qū)內(nèi)的約0．1μ至0．4μ的范圍內(nèi)的深度。
12．如權(quán)利要求11中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成電阻性區(qū)域的上述步驟包括形成其長度約在2μ至7μ的范圍內(nèi)的n+型半導(dǎo)體區(qū)。
13．如權(quán)利要求8中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成阱區(qū)的上述步驟包括在上述襯底內(nèi)形成p-型半導(dǎo)體區(qū)的步驟，該p-型半導(dǎo)體區(qū)從上述漏區(qū)的上述第1終端區(qū)延伸到上述溝道區(qū)的1μ內(nèi)。
14．如權(quán)利要求13中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成阱區(qū)的上述步驟包括形成p-型半導(dǎo)體區(qū)的步驟，該p-型半導(dǎo)體區(qū)延伸到上述襯底內(nèi)的約1μ至4μ的范圍內(nèi)的深度。
15．如權(quán)利要求14中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成漏區(qū)的上述步驟包括形成p+型半導(dǎo)體區(qū)的步驟，該p+型半導(dǎo)體區(qū)延伸到上述阱區(qū)內(nèi)的約0．1μ至0．4μ的范圍內(nèi)的深度。
16．如權(quán)利要求15中所述的形成帶有ESD保護(hù)的減少了電容的晶體管的方法，其特征在于形成電阻性區(qū)域的上述步驟包括形成其長度約在2μ至7μ的范圍內(nèi)的p+型半導(dǎo)體區(qū)。
17．在制造在第2導(dǎo)電型的阱內(nèi)形成第1導(dǎo)電型的晶體管的半導(dǎo)體集成電路中的一種改進(jìn)，其特征在于，包括至少部分地在第1導(dǎo)電型的阱內(nèi)形成用于第1導(dǎo)電型晶體管的拉長的區(qū)域。
全文摘要
公開了一種用于提供能用標(biāo)準(zhǔn)工藝來制造的、帶有ESD保護(hù)的減少了電容的晶體管的方法和裝置。該晶體管包括:襯底(310);在該襯底內(nèi)形成的源區(qū)(340);以及也在該襯底內(nèi)形成的阱區(qū)。該晶體管還包括具有第1終端區(qū)、第2終端區(qū)和位于該第1與第2終端區(qū)之間的電阻性區(qū)域的漏區(qū)(320)。該漏區(qū)至少部分地在該阱區(qū)內(nèi)形成。漏接點(diǎn)在該漏區(qū)的第1終端區(qū)上形成。在該源區(qū)與該漏區(qū)的第2終端區(qū)之間的該襯底上形成柵結(jié)構(gòu)(330)。該柵結(jié)構(gòu)界定將源區(qū)連接到漏區(qū)的溝道區(qū)。
文檔編號(hào)H01L29/08GK1282449SQ98812384
公開日2001年1月31日 申請(qǐng)日期1998年10月27日 優(yōu)先權(quán)日1997年12月18日
發(fā)明者M·J·阿倫 申請(qǐng)人:英特爾公司