專利名稱：使用離子注入制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造方法，特別涉及使用離子注入技術(shù)制造半導(dǎo)體器件的方法，該方法可用于形成帶雙漏結(jié)構(gòu)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的淺源/漏區(qū)(例如深度低于0.1μm或更低)。
近年來，隨著半導(dǎo)體器件集成度的增加，半導(dǎo)體器件越來越小型化。在這種環(huán)境下，大量的電子器件例如存儲器或邏輯器件被集成在半導(dǎo)體襯底或芯片上。在這些高集成化的半導(dǎo)體器件即大規(guī)模集成電路(LSI)中，典型的是n溝道和p溝道MOSFET，被用于構(gòu)成互補MOS(CMOS)結(jié)構(gòu)。
為了適應(yīng)微型化和集成化的發(fā)展趨勢，必須解決由MOSFET中的短溝道效應(yīng)產(chǎn)生的問題。該問題的解決方法是降低MOSFET的源/漏區(qū)的深度(也就是說，使用淺源/漏區(qū))。但是，源/漏區(qū)深度的降低會導(dǎo)致另一問題，即源/漏區(qū)的表面電阻增加，同時源/漏區(qū)與上面覆蓋的布線材料的接觸電阻也增加。
上述問題的另一個已知解決方法是采用MOSFET的源/漏區(qū)的雙漏結(jié)構(gòu)，在該結(jié)構(gòu)中，由下列兩部分形成各個源/漏區(qū)，即位于柵極附近的淺的和高摻雜濃度部分和遠離柵極的深的和低摻雜濃度部分。把位于柵極側(cè)壁間隔層下的淺的和高摻雜濃度部分稱為源/漏區(qū)的“外延”。
淺的和高摻雜濃度部分有助于源/漏區(qū)深度的減小，同時深的和低摻雜濃度部分起到防止增加源/漏區(qū)的表面電阻和接觸電阻的作用。因此，雙漏結(jié)構(gòu)不僅有助于MOSFET驅(qū)動能力的改善，而且還解決了源/漏區(qū)的表面電阻增加和接觸電阻增加的上述問題。
近年來，作為形成淺p-n結(jié)或淺源/漏區(qū)(深度為0.1μm或更小)的新?lián)诫s方法，已經(jīng)開發(fā)和探討了固相擴散、汽相擴散、等離子體摻雜和激光摻雜方法。這些新方法在硼(B)摻雜工藝中特別有效，而在硅LSI中作為P型摻雜物常采用硼。每種新方法都可用來代替普通的離子注入方法。這是因為硼在硅(Si)中有小質(zhì)量和高擴散率的緣故。
結(jié)果，用普通的離子注入方法很難形成淺硼摻雜區(qū)。因此，普通的離子注入方法存在很難形成淺摻雜區(qū)或淺p-n結(jié)(例如，深度為0.1μm或更小)的缺點。這是由以下主要原因造成的。
具體地說，因摻雜物的離子注入工藝，稱為點缺陷的例如空穴的結(jié)晶缺陷和Si的填隙原子會在單晶硅襯底中產(chǎn)生。因為離子注入所導(dǎo)致的點缺陷增大了注入摻雜物原子的擴散，所以注入摻雜物原子的總外形和濃度經(jīng)隨后的用于激活目的的退火工藝往往會脫離期望的外形和濃度。
另一方面，普通的離子注入方法的優(yōu)點在于均勻性、再現(xiàn)性、可控制性和產(chǎn)量優(yōu)于上述新的摻雜方法，也就是說，在MOSFET的源/漏區(qū)形成的情況下，該方法優(yōu)于固相摻雜、汽相摻雜、等離子體摻雜和激光摻雜方法。因此，如果對離子注入所導(dǎo)致的點缺陷加以抑制，同時良好地控制退火工藝中出現(xiàn)的摻雜物原子的增強擴散現(xiàn)象，那么可以期望離子注入方法能夠適應(yīng)于將來LSI的制造。
此外，作為離子注入方法缺點之一的注入摻雜物原子的增強擴散不僅影響源/漏區(qū)的注入摻雜物原子，而且也影響MOSFET的溝道區(qū)中存在的摻雜物原子。
例如，當(dāng)形成帶有雙漏結(jié)構(gòu)的源/漏區(qū)時，處于遠離柵極位置的源/漏區(qū)的深的和低摻雜濃度部分就需要足夠防止表面電阻和擊穿電流增加的深度，這種增加發(fā)生在(I)使用難熔金屬例如鈦(Ti)和帶有上表面覆蓋布線金屬淺膜的接觸區(qū)形成工藝之后。結(jié)果，為了形成深的和低摻雜濃度部分，將與淺的和高摻雜濃度部分相同的摻雜物有選擇地離子注入在硅襯底中。在通過有選擇的離子注入已經(jīng)形成淺的和高摻雜濃度部分(稱為“外延”并位于柵極附近)后，進行深和低摻雜濃度部分的這種離子注入工藝，接著在柵極的各側(cè)面形成一對側(cè)壁間隔層。
在這種情況下，在淺的和高摻雜濃度部分中存在的注入摻雜物原子(即外延)往往受到在深和高摻雜濃度部分中注入的摻雜物離子的增強擴散現(xiàn)象的影響。這將導(dǎo)致短溝道效應(yīng)。再有，在溝道區(qū)存在的摻雜物原子的分布會受到相同的增強擴散現(xiàn)象的影響。
因此，為了改善在帶有雙漏結(jié)構(gòu)的源/漏區(qū)中注入摻雜物原子的外形和濃度的控制性，關(guān)鍵在于控制在深的和低摻雜濃度部分中注入摻雜物原子的增強擴散現(xiàn)象。換句話說，關(guān)鍵在于尋求最小的注入條件或降低硅襯底中由離子注入導(dǎo)致的結(jié)晶缺陷的產(chǎn)生。
通常，作為形成源/漏區(qū)的淺結(jié)的離子注入方法的改進，已披露了“預(yù)先非結(jié)晶離子注入”方法。在該改進方法中，為了防止出現(xiàn)注入硼原子的溝道現(xiàn)象，通過鍺(Ge)或Si的離子注入工藝使單晶硅襯底的主表面非晶化，從而在硼(B)的離子注入工藝之前在襯底的注入主表面上形成非晶區(qū)。這是因為注入的硼原子因其小質(zhì)量產(chǎn)生的溝道現(xiàn)象在硅襯底中往往到達比其實際突出區(qū)更深的程度。因此，由于形成非晶區(qū)，所以可有效地防止硼原子的溝道現(xiàn)象。
如上所述，利用常規(guī)的預(yù)先非結(jié)晶離子注入方法，可有效地防止注入硼原子的溝道現(xiàn)象。但是，由于Ge或Si的預(yù)先非結(jié)晶離子注入工藝，在非晶區(qū)會導(dǎo)致點缺陷。因此，存在這樣的缺點，即不能防止在隨后的退火工藝中出現(xiàn)在非晶區(qū)中的注入硼原子的增強擴散現(xiàn)象，產(chǎn)生外形和摻雜濃度的偏差。
再有，如果將硼按相同的加速能量離子注入到硅襯底中，那么由采用預(yù)先非結(jié)晶工藝獲得的硼摻雜區(qū)的深度就淺于由采用無預(yù)先非結(jié)晶工藝獲得的硼摻雜區(qū)的深度。但是，出現(xiàn)的另一個缺點在于，在用于激活的退火工藝進行后，前者(即采用預(yù)先非結(jié)晶工藝)的硼摻雜區(qū)的總深度因增強擴散會大致等于后者(在沒有預(yù)先非結(jié)晶工藝的情況下)的深度。因此，為了形成淺源/漏區(qū)的目的，需要使這兩個離子注入工藝的條件最佳化。
如上所述，按照具有良好可控制性的設(shè)計，為了形成小型化的MOSFET的淺源/漏區(qū)，首先需要很好地控制注入摻雜物原子的增強擴散現(xiàn)象。
第二，由于因增強擴散現(xiàn)象的作用會改變阱區(qū)和溝道區(qū)的摻雜物分布，所以還需要很好地控制注入導(dǎo)致的點缺陷的分布。
因此，本發(fā)明的目的在于提供半導(dǎo)體器件的制造方法，該方法能夠形成帶有良好可控制性的小型化的MOSFET的淺源/漏區(qū)(例如，0.1μm或更小)，從而防止出現(xiàn)短溝道效應(yīng)。
本發(fā)明的另一目的在于提供半導(dǎo)體器件的制造方法，該方法能夠很好地控制注入摻雜物原子的增強擴散現(xiàn)象和離子注入所導(dǎo)致的點缺陷。
本發(fā)明的再一目的在于提供半導(dǎo)體器件的制造方法，在沒有柵極間隔層的特性下降的情況下，該方法能夠形成帶有雙漏結(jié)構(gòu)的MOSFET的源/漏區(qū)的淺外延(例如，0.1μm或更小)。
從以下說明中，本領(lǐng)域的技術(shù)人員將更明白上述本發(fā)明目的和未特別說明的本發(fā)明的其它目的。
按照本發(fā)明的第一方案，提供半導(dǎo)體器件的制造方法，它包括按1keV或更低的加速能量將一種導(dǎo)電型的摻雜物離子注入到其導(dǎo)電型與所述摻雜物的導(dǎo)電型相反的單晶硅襯底中，以形成MOSFET的源/漏區(qū)的步驟。在通過該離子注入步驟使襯底中的點缺陷量最小或減少的條件下進行該步驟。
利用本發(fā)明第一方案的半導(dǎo)體器件制造方法，由于離子注入步驟的加速能量被設(shè)定為1keV或更低，所以能夠形成帶有小型化MOSFET的0.1μm或更低深度的淺源/漏區(qū)。
再有，因離子注入所導(dǎo)致的點缺陷會產(chǎn)生注入摻雜物的增強擴散現(xiàn)象。從這種觀點說，由于在通過該離子注入步驟使襯底中的點缺陷量最小或減少的條件下進行離子注入步驟，所以能夠最小化或抑制增強擴散現(xiàn)象。換句話說，能夠很好地控制注入摻雜物原子的增強擴散現(xiàn)象和離子注入所導(dǎo)致的點缺陷。
因此，可在良好的可控制性下確定有0.1μm或更低深度的淺源/漏區(qū)的外形和摻雜濃度。結(jié)果，可防止出現(xiàn)短溝道效應(yīng)。
按照第一方案，在半導(dǎo)體器件的制造方法中，按照所要求的淺源/漏區(qū)的摻雜濃度可隨意確定離子注入步驟中摻雜物劑量。
作為摻雜物，可使用p型或n型摻雜物元素。但是，由于在使用硼的情況下可有效地顯示本發(fā)明的優(yōu)點，所以最好使用硼(B)。
通過該離子注入步驟在襯底上產(chǎn)生的點缺陷量最小化或減少的限制條件的典型意義在于盡可能低的設(shè)定注入導(dǎo)致的點缺陷量。例如，當(dāng)把離子注入步驟的加速能量設(shè)定為1keV或更低時，非晶工藝的附加延長注入摻雜物的增強擴散長度。因此，在這種情況下，最好在沒有非晶化工藝的情況下進行上述離子注入步驟。
按照本發(fā)明的第二方案，提供帶有雙漏結(jié)構(gòu)的MOSFET的半導(dǎo)體器件的制造方法，該方法包括步驟(a)至(e)。
在步驟(a)中，通過柵極間隔層在第一導(dǎo)電型的單晶硅襯底的主表面上形成柵極。
在步驟(b)中，按1keV或更低的加速能量，以與柵極自對準(zhǔn)的方式，在使由該步驟(b)所導(dǎo)致的點缺陷量最小或減少的條件下，將其導(dǎo)電型與第一導(dǎo)電型相反的第二導(dǎo)電型的摻雜物離子注入到襯底中，從而在柵極各側(cè)形成第二導(dǎo)電型的第一和第二摻雜區(qū)。
在步驟(c)中，在柵極各側(cè)的襯底上形成一對側(cè)壁間隔層；在步驟(d)中，以與成對的側(cè)壁間隔層自對準(zhǔn)的方式，將第二導(dǎo)電型的摻雜物離子注入到襯底中，于是在柵極各側(cè)分別形成與第一和第二摻質(zhì)區(qū)局部重疊的第二導(dǎo)電型的第三和第四摻雜區(qū)。
第三和第四摻雜區(qū)的深度大于第一和第二摻雜區(qū)的深度，并且其摻雜濃度低于第一和第二摻雜區(qū)的摻雜濃度。
在步驟(e)中，使具有第二導(dǎo)電型的第一、第二、第三和第四摻雜區(qū)經(jīng)受退火的熱處理，從而用第一和第三摻雜區(qū)構(gòu)成具有雙漏結(jié)構(gòu)的一對源/漏區(qū)中的一個，用第二和第四摻雜區(qū)構(gòu)成所述源/漏區(qū)中的另一個。
按照第二方案的半導(dǎo)體器件的制造方法，在步驟(b)中，以1ekV或更低的加速能量通過離子注入形成第二導(dǎo)電型的第一和第二摻雜區(qū)域。因此，第一和第二摻雜區(qū)有0.1μm或更低的深度。
再有，由于在使該步驟(b)中導(dǎo)致的點缺陷量最小或減少的條件下進行步驟(b)中的離子注入，所以可最小化或抑制增強擴散現(xiàn)象。換句話說，可以很好地控制注入摻雜物原子的增強擴散現(xiàn)象和注入所導(dǎo)致的點缺陷。因此，可用良好的可控制性確定帶有0.1μm或更低深度的第一和第二淺摻雜區(qū)的外形和摻雜濃度。
此外，按第三和第四摻雜區(qū)有大于第一和第二摻雜區(qū)的深度并且其摻雜濃度低于第一和第二摻雜區(qū)的摻雜濃度的方式，進行步驟(d)中的離子注入。因此，帶有0.1μm或更低深度的第三和第四摻雜區(qū)與帶有0.1μm或更低深度的第一和第二摻雜區(qū)一起構(gòu)成帶有雙漏結(jié)構(gòu)的一對源/漏區(qū)。這意味著一對源/漏區(qū)有0.1μm或更低深度的淺外延。
此外，由于在1keV或更低的加速能量下進行步驟(b)中的離子注入，所以通過這種離子注入幾乎不損壞柵極間隔層。再有，按大于步驟(b)的加速能量進行步驟(d)中的離子注入。但是，以自對準(zhǔn)方式對一對側(cè)壁間隔層進行離子注入步驟(d)，結(jié)果，用這種離子注入不會損壞柵極間隔層。因此，不會損壞柵極間隔層的特性。
在按照第二方案的半導(dǎo)體器件的制造方法的優(yōu)選例中，附加有使襯底的主表面非晶化的步驟，以在形成第三和第四摻雜區(qū)的離子注入步驟(d)之前或之后形成非晶區(qū)。在這種情況下，由于可防止出現(xiàn)注入摻雜物的溝道現(xiàn)象，所以有抑制注入摻雜物的增強擴散現(xiàn)象的明顯優(yōu)點。
最好在襯底的主表面上形成的非晶區(qū)僅包括作為結(jié)晶缺陷的空穴，而且非晶區(qū)位于包括Si填隙原子和作為結(jié)晶缺陷的空穴兩者的點缺陷區(qū)。在這種情況下，通過形成非晶區(qū)，消除主要產(chǎn)生摻雜物的增強擴散現(xiàn)象的Si填隙原子和在點缺陷區(qū)存在的Si填隙原子。因此，具有進一步抑制摻雜物的增強擴散現(xiàn)象的明顯優(yōu)點。
在按照第二方案的半導(dǎo)體器件制造方法的另一優(yōu)選例中，在非晶區(qū)產(chǎn)生摻雜物的凸緣和摻雜濃度為1×1020原子/cm3或更大的區(qū)。再有，點缺陷區(qū)的底部處于比襯底的非晶區(qū)和殘留單晶硅區(qū)之間交界面低的位置。換句話說，由襯底的點缺陷區(qū)和殘留單晶硅區(qū)確定的p-n結(jié)位于襯底的殘留單晶硅區(qū)中。
在這種情況下，如果在非晶區(qū)中不產(chǎn)生摻雜濃度為1×1020原子/cm3或更大的區(qū)(換句話說，該區(qū)外延至襯底的殘留單晶硅區(qū))，那么因摻雜物的離子注入在襯底的殘留單晶硅區(qū)上會產(chǎn)生點缺陷。由于產(chǎn)生點缺陷，所以未有效地實現(xiàn)增強擴散現(xiàn)象的抑制。
由于由襯底的點缺陷區(qū)和殘留的單晶硅區(qū)確定的p-n結(jié)位于襯底的殘留單晶硅區(qū)內(nèi)，所以可更有效地抑制漏電流。如果該p-n結(jié)不位于襯底的殘留單晶硅區(qū)內(nèi)，那么p-n結(jié)位于非晶區(qū)內(nèi)，在非晶區(qū)，即使在退火步驟(e)后，空穴型結(jié)晶缺陷也往往趨于保留在非晶區(qū)。這些殘留的結(jié)晶缺陷起到增加漏電流的作用。
一般地，在1×1014至5×1015原子/cm3的劑量下進行形成源/漏區(qū)的摻雜物的離子注入工藝。如果劑量大于1×1014至5×1015原子/cm3范圍中的規(guī)定值，那么因摻雜物的離子注入一般會使硅襯底的主表面非晶化。但是，如果將硼作為摻雜物，那么由于硼的小質(zhì)量，所以不會使硅襯底的主表面非晶化。
此外，由于點缺陷造成增強擴散現(xiàn)象，所以已經(jīng)知道空穴型缺陷和填隙原子型缺陷?？梢哉J為填隙原子型缺陷對增強擴散現(xiàn)象比空穴型缺陷有更大的作用。
在由非晶化工藝形成的硅襯底的非晶區(qū)中，僅存在空穴型缺陷。因此，只有位于比非晶區(qū)的底部低的點缺陷區(qū)部分作為增強擴散現(xiàn)象的原因。
離子注入所導(dǎo)致的點缺陷例如空穴型缺陷和填隙原子型缺陷的分布隨摻雜物的種類、加速能量和劑量變化。再有，抑制點缺陷產(chǎn)生(即加速能量和劑量)的最佳條件依據(jù)摻雜物的種類而改變。因此，即使在規(guī)定的注入條件下簡單地比較摻雜物在沒有非晶化工藝下進行離子注入的情況和在非晶化工藝下進行離子注入的另一種情況，相對于抑制產(chǎn)生點缺陷量的目的來說，也不能說兩種情況的哪一種情況有利。
在按照第二方案的方法中，任何p型或n型摻雜物元素都可作為摻雜物。但是，由于在使用硼的情況下可有效地表現(xiàn)本發(fā)明的優(yōu)勢，所以最好使用硼(B)。
為了容易地實施本發(fā)明，現(xiàn)在參照


本發(fā)明。
圖1A是單晶硅襯底的示意性局部剖面圖，表示在離子注入硼的工序后本發(fā)明第一樣品中襯底內(nèi)部的狀態(tài)。
圖1B是單晶硅襯底的示意性局部剖面圖，表示在離子注入硼的工序后本發(fā)明第二樣品中襯底內(nèi)部的狀態(tài)。
圖1C是單晶硅襯底的示意性局部剖面圖，表示在離子注入硼的工序后本發(fā)明第三樣品中襯底內(nèi)部的狀態(tài)。
圖2是表示作為距村底主表面深度的函數(shù)且示于圖1B中的第二樣品的硼濃度變化的曲線圖。
圖3是表示由本發(fā)明者測得的作為距襯底主表面深度的加速能量(acceleration energy)深度的函數(shù)的離子注入硼增強的擴散長度變化的曲線圖。
圖4A-4B是單晶硅襯底的示意性局部剖面圖，表示本發(fā)明實施例的帶有MOSFET的半導(dǎo)體器件的制造方法。
為了滿足上述要求，控制注入摻雜物原子的增強擴散現(xiàn)象和注入所產(chǎn)生的點缺陷的分布，發(fā)明者熱心地進行與用于本發(fā)明的目的離子注入有關(guān)的研究和開發(fā)。作為其結(jié)果，這些研究和開發(fā)產(chǎn)生了本發(fā)明。
為了觀察單晶硅襯底內(nèi)注入硼(B)原子的增強擴散現(xiàn)象，發(fā)明者按以下方式進行了一些試驗。
首先，制備n型單晶硅襯底1。各襯底1有硼的δ摻雜層2，作為觀察其內(nèi)部的標(biāo)志層。硼δ摻雜層2形成于襯底1主表面上并與之平行展布。
接著，在不同的條件下把硼離子注入到單晶硅襯底1中。
利用第一樣本，在加速能量為2keV劑量為1×1015原子/cm2下把硼離子注入到襯底1中。
在這樣形成的第一樣品中，襯底1有圖1A所示的剖面。圖1A中，參考序號3表示硼濃度等于1×1020原子/cm3的低于襯底1主表面的位置。參考序號4表示由硼的離子注入工藝產(chǎn)生的包括點缺陷的點缺陷區(qū)。參考序號7表示襯底1的單晶硅區(qū)。
在第一樣品中，如圖1A所示，由于在襯底1的主表面上不形成非晶區(qū)，所以整個點缺陷區(qū)4位于襯底1的單晶硅區(qū)7中。點缺陷區(qū)4比較寬。
再有，如圖1A所示，硼的δ摻雜層2的位置比點缺陷區(qū)4的底部深。硼濃度為1×1020原子/cm3的位置3的深度Xc小于點缺陷區(qū)4深度XD，結(jié)果，位置3位于點缺陷區(qū)4中。
利用第二樣品，預(yù)先非晶化襯底1的主表面，在加速能量為5keV、劑量為1×1015原子/cm2下把鍺(Ge)離子注入到襯底1中。隨后，在與第一樣品相同的加速能量和與第一樣品相同的劑量下進行硼的離子注入工藝。
在這樣形成的第二樣品中，襯底1有如圖1B所示的剖面。如圖1B所示，與第一樣品同樣，硼的δ摻雜層2的位置比點缺陷區(qū)4的底部位置深。
但是，與第一樣品不同，由于鍺的離子注入，所以在襯底1的主表面上形成非晶區(qū)5。換句話說，點缺陷區(qū)4的上部被非晶區(qū)5覆蓋，同時點缺陷區(qū)4的下部未改變。因此，生成的或殘留的點缺陷區(qū)4就位于非晶區(qū)5下。
與第一樣品有同樣深度Xc的硼濃度為1×1020原子/cm3的位置3位于非晶區(qū)5中。在襯底1的殘留單晶硅區(qū)7的界面上形成非晶/結(jié)晶(A/C)交界面。
再有，由于這樣形成非晶區(qū)5，所以單晶區(qū)7被限定在A/C交界面6下，同時殘留的點缺陷區(qū)4位于與非晶/結(jié)晶交界面6接觸的非晶區(qū)5下。點缺陷區(qū)4的底部脫離硼的δ摻雜層2。
由于以下原因，點缺陷區(qū)4的深度XD大于第一樣品的點缺陷區(qū)的深度。
具體地說，鍺的加速能量大于硼的加速能量，因此由預(yù)先非晶化的鍺的離子注入來確定點缺陷區(qū)4的底部。結(jié)果，第二樣品中的點缺陷區(qū)4的深度XD大于第一樣品的點缺陷區(qū)深度。
一般來說，非晶區(qū)5僅包括對注入硼原子的增強擴散現(xiàn)象不產(chǎn)生影響的空穴型結(jié)晶缺陷。另一方面，不僅包括空穴型結(jié)晶缺陷而且包括對注入硼原子的增強擴散現(xiàn)象施加較大影響的填隙原子型結(jié)晶缺陷的點缺陷區(qū)4的體積可用非晶區(qū)5來減小。因此，襯底1中填隙原子型結(jié)晶缺陷總量低于第一樣品的相應(yīng)總量。
利用第三樣品，預(yù)先非晶化襯底1的主表面，按與第二樣品相同的加速能量和與第二樣品相同的劑量把鍺離子注入到襯底1中。隨后，在比第一樣品高的3.3keV加速能量和與第一樣品相同的劑量下進行硼的離子注入工藝。
在這樣形成的第三樣品中，襯底1有如圖1C所示的剖面。如圖1C所示，與第一和第二樣品相同，硼的δ摻雜層2的位置深于點缺陷區(qū)4底部的位置。
與第二樣品同樣，由于鍺的離子注入，所以在襯底1的主表面上形成非晶區(qū)5，而且在殘留單晶區(qū)7的界面上形成非晶/結(jié)晶(A/C)界面6。非晶區(qū)5的深度等于第二樣品的非晶區(qū)深度。
但是，與第二樣品不同，硼濃度為1×1020原子/cm3的位置3不位于非晶區(qū)5中，而位于點缺陷區(qū)4中。換句話說，硼濃度為1×1020原子/cm3的位置3的深度XC大于第二樣品的相應(yīng)深度。這是因為硼的加速能量(=3.3keV)大于第二樣品的加速能量的緣故。
由于硼的加速能量(=3.3keV)大于第二樣品的加速能量，所以點缺陷區(qū)4的深度XD大于第二樣品的點缺陷區(qū)深度。
再有，由于這樣形成非晶區(qū)5，所以單晶區(qū)7被限定在A/C交界面6下。點缺陷區(qū)4被限定在與非晶/結(jié)晶交界面6接觸的非晶區(qū)5下。通過比第二樣品短的長度，使點缺陷區(qū)4的底部脫離硼的δ摻雜層2。
圖2表示作為距襯底1主表面深度函數(shù)的圖1B所示的第二樣品的硼濃度變化。
如圖2所示，在第二樣品中，硼濃度為1×1020原子/cm3的位置3的深度XC為20nm。
在硼的離子注入后，在退火溫度設(shè)定為950℃、退火時間設(shè)定為10秒的相同條件下，使第一、第二和第三樣品接受快速加熱退火(RPA)。
圖3表示作為距襯底1主表面深度的加速能量函數(shù)的離子注入硼的增強擴散長度的變化。
圖3中，曲線L1表示未形成非晶區(qū)5的情況，曲線L2表示形成非晶區(qū)5的情況。點a、b和c分別對應(yīng)于第一、第二和第三樣品。利用第一至第三樣品和其它同樣的樣品(這里未說明)由發(fā)明者的試驗獲得了曲線L1和L2。
如圖3中曲線L1所示，在未進行預(yù)先非晶化工藝的情況下，增強的擴散長度幾乎隨硼加速能量的增加而線性地增加。另一方面，如圖3中曲線L2所示，在進行預(yù)先非晶化工藝的情況下，只要硼濃度為1×1020原子/cm3的位置的深度XC不比非晶區(qū)5深，增大的擴散長度就大致保持在由預(yù)先非晶化工藝的離子注入條件確定的恒定值上。
曲線L1和L2在位置P上交叉，在該位置上硼的加速能量約為1.3keV。
必須按這樣的方式確定預(yù)先非晶化工藝的離子注入條件，即在單晶區(qū)7中存在硼摻雜區(qū)的p-n結(jié)，換句話說，硼摻雜區(qū)的p-n結(jié)深度Xj大于A/C交界面6的深度。其理由如下。
具體地說，在RPA工藝后，結(jié)晶缺陷往往脫離非晶區(qū)5。因此，如果在非晶區(qū)5中有硼摻雜區(qū)的p-n結(jié)，換句話說，如果硼摻雜區(qū)的p-n結(jié)位于比A/C交界面6淺的位置中，那么殘留結(jié)晶缺陷就往往存在于硼摻雜區(qū)。殘留的結(jié)晶缺陷構(gòu)成p-n結(jié)上電流擊穿的原因。
從采用第一至第三和其它未說明的樣品進行的上述試驗結(jié)果可看出，通過注入產(chǎn)生的點缺陷將注入硼原子的增強擴散現(xiàn)象施加在單晶硅襯底1的效應(yīng)隨降低硼的加速能量而變?nèi)酢?br> 從相同的試驗結(jié)果還可看出，如果適當(dāng)選擇硼的加速能量，通過附加預(yù)先非晶化工藝，那么通過注入產(chǎn)生的點缺陷將注入硼原子的增強擴散現(xiàn)象施加在單晶硅襯底1的效應(yīng)可以更弱。
實例下面利用本發(fā)明的下述實例，詳細說明本發(fā)明。
在該實例中，半導(dǎo)體器件配有帶雙漏結(jié)構(gòu)的P溝道MOSFET。
首先，如圖4A所示，在n型單晶硅襯底1的主表面上選擇形成場氧化物12，以限定有源區(qū)。然后，在有源區(qū)中的襯底1的主表面上形成柵氧化物13。淀積多晶硅膜(未示出)，進行構(gòu)圖，從而在柵氧化物13上形成多晶硅柵極14。
接著，為了形成深度低于50nm的源/漏區(qū)淺p-n結(jié)，以與柵極14和場氧化物12自對準(zhǔn)的方式，按0.2keV的加速能量和1×1015原子/cm2的劑量，將硼離子注入襯底1中。因而，如圖4B所示，在柵極14的每一側(cè)形成一對淺硼摻雜區(qū)15。此時，因硼被離子注入于多晶桂柵極14的頂部，因而硼摻雜區(qū)14a形成在柵極14的頂部。
如圖4C所示，用二氧化硅(SiO2)或氮化硅(Si3N4)膜，在柵極14各側(cè)的襯底1上形成一對電介質(zhì)側(cè)壁間隔層16。為了防止注入襯底1中的硼擴散，在700℃或更低的溫度下進行該側(cè)壁形成工藝。
隨后，為了形成深度大于0.1μm(=100nm)的源/漏區(qū)深p-n結(jié)，以與柵極14、一對側(cè)壁間隔層16和場氧化物12自對準(zhǔn)的方式，為預(yù)先非晶化(preamorphization)的目的，按5keV的加速能量和1×1015原子/cm2的劑量，將鍺離子注入襯底1中，與淺硼摻雜區(qū)15重疊，如圖4D所示。未覆蓋的襯底1的主表面被非晶化，從而形成非晶區(qū)15b和保留的單晶區(qū)15a。
在鍺的預(yù)非晶化工藝之后，以與柵極14、一對側(cè)壁間隔層16和場氧化物12自對準(zhǔn)的方式，按2keV的加速能量和1×1015原子/cm2的劑量，將硼離子注入襯底1中，與非晶區(qū)15b重疊，如圖4E所示。在柵極14各側(cè)形成一對深硼摻雜區(qū)17，在一對側(cè)壁間隔層16下形成一對淺硼摻雜區(qū)(即外延區(qū))18。該對深硼摻雜區(qū)17的摻雜濃度低于該對淺硼摻雜區(qū)(即外延區(qū))18的摻雜濃度。
與此同時，將硼還離子注入多晶硅柵極14中，因而在柵極14中形成深度深于硼摻雜區(qū)14a的較深的硼摻雜區(qū)14b。
最后，用燈退火裝置，在800℃的溫度下對襯底1進行10秒鐘的RPA工藝處理。
通過上述工藝處理，如圖4F所示，在柵極14各側(cè)形成一對帶有雙漏結(jié)構(gòu)的源/漏區(qū)19。用淺硼摻雜區(qū)18(例如深度為40nm)和深硼摻雜區(qū)17(例如深度為100-200nm)形成各對源/漏區(qū)19。
雖然在這里未示出，通過本發(fā)明者測得的結(jié)果表明，用上述工藝制造的半導(dǎo)體器件的注入硼原子的擴散加強，并且能夠很好地控制注入導(dǎo)入點(implantation-induced point)缺陷的分布。
在上述實例中，在離子注入硼之前，離子注入用于預(yù)非晶化的鍺。但是，只要通過離子注入步驟可消除或減少襯底1中的點缺陷量，那么也可在離子注入硼之后，離子注入用于預(yù)非晶化的鍺(或硅)。
在上述實例中，將硼離子注入硅襯底1。但是，不用說，本發(fā)明并不限于此。任何其它摻雜物例如砷(As)、磷(P)和二氟化硼(BF2)也可用于本發(fā)明。
盡管已說明了本發(fā)明的最佳實例，但應(yīng)理解，本領(lǐng)域的技術(shù)人員顯然可進行改變而不會脫離本發(fā)明的范圍。本發(fā)明的范圍僅由所附權(quán)利要求所限定。
權(quán)利要求
1．一種半導(dǎo)體器件的制造方法，包括按1keV或更低的加速能量將一種導(dǎo)電型的摻雜物離子注入到其導(dǎo)電型與所述摻雜物的導(dǎo)電型相反的單晶硅襯底中，以形成MOSFET的源/漏區(qū)的步驟；其特征在于，在通過該離子注入步驟使所述襯底中的點缺陷量消除或減少的條件下進行所述步驟。
2．如權(quán)利要求1所述的方法，其特征在于，用硼作為所述的摻雜物。
3．如權(quán)利要求1所述的方法，其特征在于，用無非結(jié)晶工藝進行所述離子注入步驟。
4．一種半導(dǎo)體器件的制造方法，包括下列步驟(a)通過柵絕緣膜在第一導(dǎo)電型的單晶硅襯底的主表面上形成柵極；(b)按1keV或更低的加速能量，以與所述柵極自對準(zhǔn)的方式，在使由該步驟(b)所導(dǎo)致的點缺陷量最小或減少的條件下，將其導(dǎo)電型與所述第一導(dǎo)電型相反的第二導(dǎo)電型的摻雜物離子注入所述襯底中，從而在所述柵極各側(cè)形成所述第二導(dǎo)電型的第一和第二摻雜區(qū)；(c)在所述柵極各側(cè)的所述襯底上形成一對側(cè)壁間隔層；(d)以與所述成對的側(cè)壁間隔層自對準(zhǔn)的方式，將所述第二導(dǎo)電型的摻雜物離子注入所述襯底中，于是在所述柵極各側(cè)形成與所述第一和第二摻質(zhì)區(qū)局部重疊的所述第二導(dǎo)電型的第三和第四摻雜區(qū)；所述第三和第四摻雜區(qū)的深度大于所述第一和第二摻雜區(qū)的深度，并且其摻雜濃度低于所述第一和第二摻雜區(qū)的摻雜濃度；(e)熱處理，即退火處理具有所述第二導(dǎo)電型的第一、第二、第三和第四摻雜區(qū)，從而用所述第一和第三摻雜區(qū)構(gòu)成具有雙漏結(jié)構(gòu)的一對源/漏區(qū)中的一個，用所述第二和第四摻雜區(qū)構(gòu)成所述源/漏區(qū)中的另一個。
5．如權(quán)利要求4所述的方法，其特征在于，還包括下列步驟在離子注入形成所述第三和第四摻雜區(qū)的步驟(d)之前或之后，使所述襯底主表面非晶化形成非晶區(qū)。
6．如權(quán)利要求5所述的方法，其特征在于，形成于所述襯底主表面的所述非晶區(qū)包括僅僅作為結(jié)晶缺陷的空穴；和所述非晶區(qū)位于包括硅的填隙原子和作為結(jié)晶缺陷的空穴的點缺陷區(qū)中。
7．如權(quán)利要求5所述的方法，其特征在于，在所述非晶區(qū)中包括所述摻雜物的凸起區(qū)和具有1×1020原子/cm3或更大的摻雜濃度的區(qū)域；和所述點缺陷區(qū)的底部位于比所述襯底的所述非晶區(qū)和所述保留的單晶區(qū)之間的界面更低的位置處。
8．如權(quán)利要求5所述的方法，其特征在于，在所述非晶區(qū)中包括所述摻雜物的凸起區(qū)和具有1×1020原子/cm3或更大的摻雜濃度的區(qū)域；和用所述襯底的所述點缺陷區(qū)和所述保留的單晶區(qū)限定的p-n結(jié)位于所述襯底的所述保留的單晶區(qū)中。
9．如權(quán)利要求5所述的方法，其特征在于，用硼作為所述的摻雜物。
全文摘要
提供一種半導(dǎo)體器件的制造方法,使形成帶雙漏結(jié)構(gòu)的MOSFET的源/漏區(qū)的淺外延成為可能。在步驟(a)中形成柵極;在步驟(b)中,將第二導(dǎo)電型的摻雜物離子注入襯底中,形成第一和第二摻雜區(qū)。在步驟(c)中,形成一對側(cè)壁間隔層;在步驟(d)中,將第二導(dǎo)電型的摻雜物離子注入襯底中,形成第三和第四摻雜區(qū);在步驟(e)中,對襯底進行退火處理,從而用第一和第三摻雜區(qū)構(gòu)成具有雙漏結(jié)構(gòu)的一對源/漏區(qū)中的一個,用第二和第四摻雜區(qū)構(gòu)成源/漏區(qū)中的另一個。
文檔編號H01L21/265GK1219756SQ98122790
公開日1999年6月16日 申請日期1998年12月3日 優(yōu)先權(quán)日1997年12月3日
發(fā)明者峰地輝, 獅子口清一, 齋藤修一 申請人:日本電氣株式會社