專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其是具有高擊穿電壓的半導(dǎo)體器件。
由于CMOS半導(dǎo)體器件擊穿電壓較高，因此有必要在P通道MOSFET(以下稱為PMOS)和N通道MOS FET(以下稱為NMOS)之間或者PMOS、NMOS與其它元件之間，使元件分開(kāi)設(shè)置或者隔離設(shè)置，以達(dá)到互不影響。例如，對(duì)于擊穿電壓是300伏或者略低一點(diǎn)的半導(dǎo)體，已經(jīng)開(kāi)始使用基于擴(kuò)散層的自分離系統(tǒng)或自隔離系統(tǒng)，以降低生產(chǎn)成本。使得元件能夠分離的這個(gè)擴(kuò)散層被稱為“阱”，它形成于半導(dǎo)體基片的深處以保持足夠的分離擊穿電壓。更進(jìn)一步，為了保持半導(dǎo)體基片與阱之間的擊穿電壓，半導(dǎo)體基片雜質(zhì)的濃度被降低，相反導(dǎo)電型阱的雜質(zhì)濃度比半導(dǎo)體基片高，因此擴(kuò)展了一個(gè)耗盡層到半導(dǎo)體一側(cè)。本技術(shù)已被發(fā)表于日本專利公開(kāi)號(hào)Hei-6-132525。


圖1是剖面圖，示出了一種高擊穿電壓IGBT(絕緣柵雙極晶體管)的結(jié)構(gòu)，公開(kāi)于日本專利公開(kāi)號(hào)Hei-6-132525。
圖1中所示的IGBT是一種具有NPNP結(jié)構(gòu)的水平型IGBT，包含有一個(gè)N+型發(fā)射極層5，一個(gè)P型基片層3，一個(gè)N型阱層2和一個(gè)P型集電極層7，其中N型阱層2位于N+型發(fā)射極層5和P型集電極層7之間，并且保持一定的寬度，以形成高擊穿電壓結(jié)構(gòu)。
P型基極層3和N型基極層6位于N型阱層2的表面，形成低雜質(zhì)濃度的P型半導(dǎo)體硅基片1，P+型基極接觸層4和N+型發(fā)射極層5位于P型基極層3的表面。更進(jìn)一步，P型集電極層7，P+型接觸層8和N+型基極接觸層9位于N型基極層6的表面。P+型基片接觸層12位于P型半導(dǎo)體硅片1上的N型阱層2的附近。柵極17通過(guò)位于N+型發(fā)射極層5、P型基極層3和N型阱層2表面的柵氧化膜形成。絕緣膜11(連接到場(chǎng)氧化膜并與其同時(shí)生成)由柵氧化膜10整體擴(kuò)展而成，位于P型基極層3和N型基極層6之間的N型阱層2之上，其厚度比柵氧化膜10要大。發(fā)射極16連接到每一個(gè)N+型發(fā)射極層5、P+型基極接觸層4以及P+型基片接觸層12之上。更進(jìn)一步，發(fā)射極引線13、柵極引線14和集電極引線15分別連接到發(fā)射極16、柵極17和集電極18。
這里，N型阱層2的雜質(zhì)濃度設(shè)置成比P型半導(dǎo)體硅基片1的要高，因此耗盡層主要擴(kuò)展到P型硅基片1和N型阱層2之間的PN結(jié)處的P型硅基片側(cè)。因此在耗盡層擴(kuò)展的區(qū)域可以保證，也即可以提高元件的擊穿電壓。
水平型的IGBT如上所述，發(fā)射極-集電極之間的擊穿電壓由N型阱層2和P型基極層3之間的PN結(jié)擊穿電壓所決定，因此需要提高P型基層3和N型基極層6之間的距離，或者加深P型基極層3的深度，或者采用其它類似方法。當(dāng)加深P型基極層3的深度時(shí)，N型阱層2就會(huì)變得更深，這將產(chǎn)生一個(gè)問(wèn)題需要很長(zhǎng)的時(shí)間才能形成擴(kuò)散層，并且加大了元件的面積。
本發(fā)明的目的是提供一種即使擴(kuò)散層很窄也能實(shí)現(xiàn)高擊穿電壓的半導(dǎo)體器件。
本發(fā)明提供一種具有在半導(dǎo)體硅基片的表面部分上形成的第一導(dǎo)電類型區(qū)表面部分上形成的第二導(dǎo)電類型阱層以及形成于第二導(dǎo)電類型阱層上雜質(zhì)擴(kuò)散層的半導(dǎo)體器件，其特征為施加反向偏置電壓時(shí)，第一耗盡層從雜質(zhì)擴(kuò)散層擴(kuò)展，第二耗盡層區(qū)域間的連接處擴(kuò)展，兩個(gè)耗盡層彼此互相連接，在第一和第二耗盡被擊穿之前結(jié)合成一個(gè)耗盡層，由此實(shí)現(xiàn)了高擊穿電壓。
在這種情況下，提供了一種絕緣柵晶體管，包含有第一導(dǎo)電型源層和第一導(dǎo)電型漏極層，其位于第二導(dǎo)電型阱層的表面部分上，彼此互相分離，柵極經(jīng)由柵絕緣膜覆蓋第一導(dǎo)電型源極層和第一個(gè)導(dǎo)電耗盡層之間的半導(dǎo)體基片，源極連接第一個(gè)導(dǎo)電型源層到第二導(dǎo)電型阱層，漏極連接第一導(dǎo)電型漏極層，并且第一和第二極耗盡層結(jié)合成單一耗盡層電壓，可被設(shè)置為第二導(dǎo)電型阱層和第一導(dǎo)電型漏極層之間以及第二導(dǎo)電型阱層與第一導(dǎo)電型區(qū)域之間的PN結(jié)的擊穿電壓。
此外，可以有選擇地在第一導(dǎo)電型漏極層的表面加上一層連接到柵絕緣膜的絕緣膜，其厚度大于柵絕緣膜厚度，以使柵極能夠擴(kuò)展到厚絕緣膜上。更進(jìn)一步說(shuō)，該厚絕緣膜可以和一個(gè)場(chǎng)氧化膜同時(shí)生成。
第二導(dǎo)電型阱層位于半導(dǎo)體基片表面的第一個(gè)導(dǎo)電區(qū)域上，雜質(zhì)擴(kuò)散層位于第二導(dǎo)電型阱層上，以形成電子元件，如MOS晶體管等。當(dāng)施加反向偏置電壓時(shí)，第一耗盡層從雜質(zhì)擴(kuò)散層擴(kuò)展，第二耗盡層從第二個(gè)導(dǎo)電型阱層和第一導(dǎo)電類型區(qū)域之間的連接處開(kāi)始擴(kuò)展，在兩個(gè)耗盡層分別被擊穿之前彼此連接一起成為單獨(dú)的耗盡層，由此實(shí)現(xiàn)了高擊穿電壓。因此，就能夠把雜質(zhì)擴(kuò)散層和阱層設(shè)計(jì)得較窄，并且能夠減少元件的面積。
圖1是常規(guī)半導(dǎo)體器件的剖面圖；圖2是根據(jù)本發(fā)明半導(dǎo)體器件的實(shí)施例的剖面圖；以及圖3A和3B是本發(fā)明的實(shí)施例的工作剖面圖。
下面結(jié)合附圖來(lái)描述本發(fā)明的優(yōu)選實(shí)施例。
圖2是本發(fā)明優(yōu)選實(shí)施例的剖面圖。
如圖2所示，本發(fā)明的一個(gè)實(shí)施例是水平型PMOS，包含有一個(gè)P型漏極層20、一個(gè)N型阱層19和一個(gè)P+型源極層22，并且P+型源極層22和P+型漏極層21之間的P型漏極層20很寬，由此實(shí)現(xiàn)了高擊穿電壓結(jié)構(gòu)。
如圖2所示，一個(gè)P+型源極層22和一個(gè)N+型阱接觸層23形成于N型阱層19的表面，N型阱層19位于P型低雜質(zhì)濃度半導(dǎo)體硅基片1A的表面。P+型漏接觸層21位于P型漏極層20的表面。進(jìn)一步，P+型基片接觸層12A位于P型半導(dǎo)體硅基片1A的表面，以與N型阱層19相鄰。柵極17A經(jīng)由柵氧化膜10A形成于P+型源極層22、N型阱層19和P型漏極層20的表面。進(jìn)一步，硅氧化膜11A(連接到場(chǎng)氧化膜上[沒(méi)有示出]，并且在場(chǎng)氧化膜形成時(shí)與之同時(shí)形成)從柵氧化膜10A整體地?cái)U(kuò)展而來(lái)，位于P型漏極層20的表面。漏極24連接到P+型漏極接觸層21，源極25連接到P+型源層22和N+型阱接觸層23，基極26連接到P+型基片接觸層12A。漏極引線27連接到漏極24，柵極引線14A連接到柵極17A，源極引線28連接到源極25。漏電壓施加到漏極引線27上時(shí)，也施加到P+型基片接觸層12A。這是因?yàn)楸久枋鍪腔谧顕?yán)格的半導(dǎo)體器件擊穿條件進(jìn)行描述的。
下面，參照?qǐng)D3A和3B對(duì)圖2中高擊穿電壓PMOS管的工作進(jìn)行描述。
當(dāng)源極引線28和柵極引線14A短路到一起并且向這些引線和漏極端線27施加反向偏置電壓時(shí)，在P型漏層20與N型阱層19之間的PN結(jié)以及P型半導(dǎo)體硅基片1A和N型阱層19之間的PN結(jié)處分別形成與所施加電壓相對(duì)應(yīng)的第一耗盡層29-1和第二耗盡層29-2(圖3A)。當(dāng)施加的電壓加大時(shí)，第一耗盡層29-1和第二耗盡層29-2彼此連接成一個(gè)單獨(dú)的耗盡層29(圖3B)。當(dāng)每個(gè)耗盡層的電場(chǎng)強(qiáng)度達(dá)到臨界值時(shí)，N型阱層19和P型漏層20之間的PN結(jié)以及N型阱層19和P型半導(dǎo)體硅基片1A之間的PN結(jié)將有可能被擊穿。如果第一耗盡層和第二耗盡層的電壓一起成為單獨(dú)的耗盡層29，該層的擊穿電壓設(shè)為低于這兩個(gè)PN結(jié)的擊穿電壓，由于電場(chǎng)強(qiáng)度降低，因此擊穿電壓提高。這是由于與P型漏層20和N型阱層19之間的PN結(jié)相比，第一耗盡層的較低邊緣的彎曲結(jié)構(gòu)，使得本來(lái)最集中的電場(chǎng)被分散了，并且耗盡層的厚度也增強(qiáng)了。
下面描述本發(fā)明的一個(gè)具體實(shí)施例。
擊穿電壓為200V到300V之間的COMS集成電路形成于P型硅基片1A上時(shí)，基片的雜質(zhì)濃度被設(shè)定為大約3×1014到7×1014厘米-3。通常，NMOS形成于P型硅半導(dǎo)體基片1A的P型區(qū)域上，并且PMOS位于N型阱層19，后者位于P型硅基片1A的表面部分上。N型阱層19也用做元件分離層。通過(guò)離子注入或者熱處理過(guò)程，使雜質(zhì)的最高濃度大約為1×1016厘米-3，結(jié)深度大約為7μ米，形成N型阱層19。P型漏層20位于N型阱層19的表面上，所有雜質(zhì)的最高濃度大約為1×1016厘米-3，結(jié)深度大約為1.5納米。柵氧化膜10A的厚度由施加在柵極的最大電壓所決定。需要盡可能地增加絕緣硅氧化膜11A的厚度，以降低從柵極17A施加到P型漏層20A的電場(chǎng)強(qiáng)度，絕緣膜11A與場(chǎng)氧化層同時(shí)生成。P+型漏接觸層21和P+型基片接觸層12A以及P+型源層22和N+型阱接觸層23分別連接到漏極24/基極26和源極25，因此需要盡可能地增加這些層表面的雜質(zhì)濃度。
在這樣形成的PMOS中，當(dāng)源極引線28和柵極引線14A短路并且向漏極引線27和源極引線28施加的反向偏置電壓增加時(shí)，耗盡層在P型漏層20和N型阱層19之間的PN結(jié)處及P型半導(dǎo)體硅基片1A和N型阱層19的PN結(jié)處擴(kuò)展。在本實(shí)施例中，這些耗盡層在分別被擊穿之前彼此連接到一起成為一個(gè)單獨(dú)的耗盡層。
以上描述是針對(duì)PMOS的。對(duì)于CMOS，NMOS位于P型硅基片1A的表面，其漏極連接到PMOS的漏極。在圖2中，漏極引線27連接到基極26，是為了設(shè)置為最嚴(yán)格的電壓條件。但是，對(duì)于CMOS的這種情況，PMOS的漏極引線27連接到NMOS的漏極，并且NMOS的源極連接到P+型基片接觸層12A。NMOS的結(jié)構(gòu)通過(guò)把圖2、圖3A和圖3B中的N型阱層19、P型漏層20、P+型漏接觸層21、P+型源層22以及N+型阱接觸層23分別替換為P型阱層、N型漏層、N+型漏接觸層、N+型源層和P+型基片接觸層，其結(jié)構(gòu)是一樣的。
進(jìn)一步，具有低擊穿電壓的NMOS和低擊穿電壓的PMOS形成于P型硅半導(dǎo)體基片1A和狹窄的N型阱層上，后者從N型阱層19中分離開(kāi)來(lái)。
權(quán)利要求
1.一種半導(dǎo)體器件，具有第二導(dǎo)電型阱層，該層形成于第一導(dǎo)電型區(qū)域的表面，后者位于半導(dǎo)體基片的表面，以及雜質(zhì)擴(kuò)散層，其形成于第二導(dǎo)電型阱層的表面，其特征為施加反向電壓時(shí)，第一耗盡層從所說(shuō)的雜質(zhì)擴(kuò)散層開(kāi)始擴(kuò)展，第二個(gè)耗盡層從所說(shuō)的第二導(dǎo)電型阱層和所說(shuō)的第一導(dǎo)電區(qū)域連接處開(kāi)始擴(kuò)展，在所說(shuō)的第一耗盡層和第二耗盡層被擊穿之前，它們互相連接成一個(gè)單獨(dú)的耗盡層，由此實(shí)現(xiàn)了高擊穿電壓。
2.如權(quán)利要求1中所說(shuō)的半導(dǎo)體器件，其中提供了一個(gè)絕緣柵晶體管，包含第一導(dǎo)電型源層和第一導(dǎo)電型漏層，它們形成于第二導(dǎo)電型阱層的表面，以達(dá)到彼此分開(kāi)的目的；一個(gè)柵極，經(jīng)由柵絕緣膜覆蓋第一導(dǎo)電型源層和第一導(dǎo)電型漏層之間的半導(dǎo)體基片的表面；一個(gè)源極，把第一導(dǎo)電型源層連接到第二導(dǎo)電型阱層；以及一個(gè)漏極，連接到第一導(dǎo)電型漏層，并且，所說(shuō)的第一耗盡層和第二耗盡層結(jié)合成一個(gè)耗盡層的電壓被設(shè)置為所說(shuō)的第二導(dǎo)電型阱層和所說(shuō)的第一導(dǎo)電型漏層之間的PN結(jié)以及所說(shuō)的第二導(dǎo)電型阱層和第一導(dǎo)電型區(qū)域之間的PN結(jié)的擊穿電壓。
3.如權(quán)利要求2中所說(shuō)的半導(dǎo)體器件，其中在所說(shuō)的第一導(dǎo)電型漏層的表面上，根據(jù)需要提供連接到柵極絕緣膜上，且其厚度大于柵極絕緣膜的附加的絕緣膜，由此所說(shuō)的柵極擴(kuò)展到所說(shuō)的附加絕緣膜上。
4.如權(quán)利要求3中所說(shuō)的半導(dǎo)體器件，其中所說(shuō)的附加的絕緣膜是與場(chǎng)氧化膜同時(shí)形成的。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件,即使擴(kuò)散層狹窄,也能夠?qū)崿F(xiàn)高擊穿電壓。在該半導(dǎo)體器件中,第一耗盡層(29—1)從N型阱層(19)和P型漏層(20)之間的連接處擴(kuò)展,第二耗盡層(29—2)從N型阱層(19)和P型硅基片(1A)之間的連接處擴(kuò)展,在這兩個(gè)耗盡層被擊穿之前,它們彼此連接一個(gè)單獨(dú)的耗盡層(29)。
文檔編號(hào)H01L27/085GK1202737SQ9810227
公開(kāi)日1998年12月23日 申請(qǐng)日期1998年6月15日 優(yōu)先權(quán)日1997年6月13日
發(fā)明者小林研也 申請(qǐng)人:日本電氣株式會(huì)社