專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高性能半導(dǎo)體裝置和制造這種裝置的方法。
最近在CMOS半導(dǎo)體裝置領(lǐng)域中，越來越多的裝置已經(jīng)采用了三阱結(jié)構(gòu)，這種結(jié)構(gòu)是在傳統(tǒng)的兩阱結(jié)構(gòu)基礎(chǔ)上添加了一個(gè)深部阱(參見例如Mitsubishijn電子公司的技術(shù)報(bào)告，Vol.68，No.3，pp.7-10，1994)。為了在一個(gè)芯片的n-阱和p-阱中分別同時(shí)包含兩種或多種襯底電勢(shì)而采用了三阱結(jié)構(gòu)。在圖6A-圖6E中示出了一種用于制造三阱結(jié)構(gòu)的公知方法的實(shí)施例。
具體地說，如圖6A所示，首先在兩個(gè)p型半導(dǎo)體襯底41(也簡(jiǎn)稱為“襯底41”)的一個(gè)主表面上形成一個(gè)LOCOS絕緣層42。接著，如圖6B所示，在包含LOCOS絕緣層42的p型半導(dǎo)體襯底41的一個(gè)上述主表面區(qū)域的相應(yīng)位置上形成阻擋掩模43。然后利用掩模43把P+(磷離子)在高加速度能量下注入襯底43，由此在襯底41中的深部位置上形成n阱44。
然后移去掩模43，并形成另一個(gè)覆蓋在襯底41中一個(gè)主表面的前述區(qū)域上的阻擋掩模45。利用掩模45，把B+(硼離子)注入襯底41，由此在襯底41中形成與深部n阱44相接觸的第一P阱46。如圖6C所示，用與注入B+同樣的方法，在未形成第一P阱46的區(qū)域中形成第二P阱47。通過在不同的條件下用相同的掩模45再次完成離子注入，就可以在第一P阱46的內(nèi)部形成適用于第一n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖6C中示出)，所述第一n溝道MOS晶體管具有深層襯底電勢(shì)。
移去阻擋掩模45之后，再在與形成第一p阱46和第二p阱47的區(qū)域相應(yīng)的區(qū)域上形成另一個(gè)阻擋掩模48。利用掩模48，把P+注入襯底41中，由此形成如圖6D所示的n阱49。通過在不同條件下用相同的掩模48再一次完成離子注入，在n阱49的內(nèi)部形成適用于p溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖6D中示出)。
接著，如圖6E所示，在移去阻擋掩模48之后，在與不包括形成第二P阱47的區(qū)域相應(yīng)的區(qū)域上形成另一個(gè)阻擋掩模50。利用掩模50，將B+注入襯底41中，由此在第二p阱47的內(nèi)部形成適用于第二n溝道MOS晶體管的擊穿阻止層和閾值控制層(兩層均未在圖6E中示出)，所述第二n溝道MOS晶體管具有淺層襯底電勢(shì)。
上述傳統(tǒng)的用于制造三阱結(jié)構(gòu)的方法與制造傳統(tǒng)的兩阱結(jié)構(gòu)的方法相比多了兩次掩模工序。由于掩模工序通常包括涂覆、圖案形成和移模等步驟，所以多出兩次掩模工序意味著明顯增加了制造時(shí)間和成本。
本發(fā)明的目的在于提出一種制作步驟少的半導(dǎo)體裝置和這種半導(dǎo)體裝置的制造方法。
本發(fā)明的半導(dǎo)體裝置包括導(dǎo)電型襯底；設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相同的第一阱；設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相反的第二阱；和設(shè)置在襯底中的深部位置上且導(dǎo)電類型與襯底的導(dǎo)電類型相反的埋置阱。另外設(shè)置一個(gè)導(dǎo)電類型與襯底導(dǎo)電類型相同的埋置阱，該阱與第一阱底部的至少一部分相接觸以便使第一阱至少部分地與襯底電連接。
按照本發(fā)明的另一個(gè)方面，一種半導(dǎo)體裝置包括第一導(dǎo)電類型的襯底；第二導(dǎo)電類型的第一阱；第一導(dǎo)電類型的第二阱；第一導(dǎo)電類型的第三阱；第二導(dǎo)電類型的第四阱；和第一導(dǎo)電類型的第五阱。第一阱是設(shè)在襯底深部位置的埋置阱。第四阱與第一阱的頂部接觸。第二阱與第一阱的頂部接觸并且被第四阱包圍。第五阱是埋置阱，該埋置阱設(shè)置成與第三阱底部的至少一部分相接觸。第一阱和第五阱大致設(shè)置在襯底中的相同高度上。
在一個(gè)實(shí)施例中，第三阱的整個(gè)底部與第五阱相接觸。
在另一實(shí)施例中，第三阱的一部分底部與第五阱相接觸，而第三阱底部的其余部分與第一阱相接觸。在一個(gè)實(shí)施例中，第二阱的一部分是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)，而第二阱的其余部分是位于存儲(chǔ)單元附近的外圍電路區(qū)，外圍電路區(qū)包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管。第三阱是外圍電路區(qū)，該區(qū)域遠(yuǎn)離存儲(chǔ)單元并包括溝道類型與存儲(chǔ)單元晶體管類型相同的晶體管，第四阱是一個(gè)外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管溝道類型相反的晶體管。
在另一個(gè)實(shí)施例，第三阱的一部分是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)，而第三阱的其余部分是位于存儲(chǔ)單元附近的外圍電路區(qū)，外圍電路區(qū)包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管。第二阱是遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)而且包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管。第四阱是外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相反的晶體管，而第五阱僅設(shè)置在第三阱的存儲(chǔ)單元區(qū)下方。
可以將存儲(chǔ)單元區(qū)和遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)之間的接口與第五阱和襯底之間的接口基本上設(shè)在同一平面內(nèi)。
按照本發(fā)明的另一個(gè)方面，提供一種制造半導(dǎo)體裝置的方法。該方法包括以下步驟把離子注入第一導(dǎo)電類型的襯底中，由此在襯底的某一深度位置上形成第二導(dǎo)電類型的第一阱；將離子注入到襯底中，由此形成與第一阱頂部相接觸的第一導(dǎo)電類型的第二阱和第一導(dǎo)電類型的第三阱；在與第二和第三阱之間的區(qū)域相對(duì)應(yīng)的位置上形成第二導(dǎo)電類型的第四阱，使所形成的第四阱與第一阱的頂部相接觸；和進(jìn)行離子注入，由此部分地平衡恰好位于第三阱之下的一部分第一阱從而形成第一導(dǎo)電類型的第五阱。
在一個(gè)實(shí)施例中，進(jìn)行離子注入以形成第二阱和第三阱的步驟是不用掩模在襯底上完成再生離子注入的步驟。考慮到通過再生離子注入得到的第一導(dǎo)電類型的雜質(zhì)濃度，而把形成第四阱的離子注入量設(shè)定成能夠得到上述有效的第二導(dǎo)電類型的雜質(zhì)濃度。
在一個(gè)實(shí)施例中，在進(jìn)行形成第五阱的離子注入步驟的過程中，同時(shí)形成需在第三阱中形成的晶體管閾值電壓控制層。
在一個(gè)實(shí)施例中，進(jìn)行離子注入以便至少部分地平衡一部分第一阱的步驟包括完全平衡恰好位于第三阱之下的那部分第一阱，從而形成第五阱的步驟。
作為一種替代方案，進(jìn)行離子注入以便至少部分地平衡一部分第一阱的步驟包括只部分地平衡恰好位于第三阱之下的那部分第一阱從而形成第五阱的步驟。
在一個(gè)實(shí)施例中，進(jìn)行離子注入以形成第五阱的步驟包括形成阻擋掩模以便蓋住形成存儲(chǔ)單元的第三阱區(qū)然后進(jìn)行離子注入的步驟。
因此，本文所述的發(fā)明體現(xiàn)出以下優(yōu)點(diǎn)(1)提供了一種具有三阱結(jié)構(gòu)的高性能半導(dǎo)體裝置，這種裝置只需在添加盡可能少的生產(chǎn)步驟的情況下便可以生產(chǎn)，和(2)提供了一種制造這種半導(dǎo)體裝置的方法。
對(duì)于熟悉本領(lǐng)域的那些技術(shù)人員來說，通過參照附圖閱讀和理解以下的詳細(xì)說明將更有利于理解本發(fā)明的這些和其它優(yōu)點(diǎn)。


圖1是示意性說明本發(fā)明第一實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)的剖視圖；圖2A-2E是示意性說明生產(chǎn)圖1中所示半導(dǎo)體裝置方法的剖視圖；圖3A-3D是示意性說明生產(chǎn)本發(fā)明第二實(shí)施例中半導(dǎo)體裝置方法的剖視圖；圖4是示意性說明本發(fā)明第三實(shí)施例中半導(dǎo)體結(jié)構(gòu)的剖視圖；圖5A-5F是示意性說明用于生產(chǎn)圖4中所示半導(dǎo)體裝置的方法的剖視圖；和圖6A-6E是示意性說明生產(chǎn)傳統(tǒng)半導(dǎo)體裝置的方法的剖視圖。
(實(shí)施例1)圖1是說明本發(fā)明第一實(shí)施例所述半導(dǎo)體裝置結(jié)構(gòu)的剖視圖。
如圖1所示，在第一實(shí)施例的半導(dǎo)體裝置中，沿p型半導(dǎo)體襯底1(也簡(jiǎn)稱為“襯底1”)上兩個(gè)主表面中的一個(gè)表面選擇性地設(shè)置第一p阱4和第二p阱5。第一p阱4被靠近第一p阱4設(shè)置的n阱6b和6c以及深部n阱3b(也稱為“埋置的n阱”)包圍，深部n阱3b設(shè)在某一深度上以便與第一p阱4和n阱6b及6c的底部相接觸。另一方面，通過剛好設(shè)在第二p阱5之下且與第二p阱5接觸的深部p阱7(也稱為“埋置的p阱”)把第二p阱5電性地接到半導(dǎo)體襯底1上。
結(jié)果是，第一p阱4和第二p阱5彼此間是電絕緣的，因此可以把第一p阱4和第二p阱5設(shè)計(jì)成彼此具有不同電勢(shì)。
在下面的描述中，為了簡(jiǎn)單起見，將n阱6a、6b和6c統(tǒng)稱為“n阱6”，并將埋置的n阱3a和3b統(tǒng)稱為“埋置的n阱3”。
在半導(dǎo)體襯底1的一個(gè)主表面上的阱4和6之間以及阱5和6之間的邊界上分別設(shè)置LOCOS氧化層(絕緣區(qū))2。
在半導(dǎo)體襯底1中基本相同的高度上設(shè)置埋置的n阱3和埋置的p阱7。而且，第一和第二p阱4和5的底部與n阱6的底部基本上處于同一高度上。
在這個(gè)實(shí)施例中，將第二p阱5設(shè)置得靠近n阱6。作為替代方案，n阱6也可以被阱5包圍，在這種情況下n阱6的電勢(shì)可以象傳統(tǒng)裝置中那樣獨(dú)立變化。
參照?qǐng)D2A-2E，其描述了生產(chǎn)第一實(shí)施例中半導(dǎo)體裝置的方法。
首先如圖2A所示，在p型半導(dǎo)體襯底1兩個(gè)主表面中的一個(gè)表面上具有例如約1×1015cm-3阻擋層的上述區(qū)域中，選擇性地形成厚度約為例如300nm的LOCOS氧化層2。半導(dǎo)體襯底1可以為例如硅襯底。
接著，如圖2B所示，在半導(dǎo)體襯底1的一個(gè)完整主表面上注入P+(磷離子)，由此在襯底1的某一深度位置上形成埋置的n阱3。注入是在例如加速能量為1200KeV和劑量為約3×1012cm-2的條件下完成的。
然后，如圖2C所示，在襯底1一個(gè)主表面的上述區(qū)域上用公知方法選擇性地形成阻擋層8。用阻擋層8作為掩模，在三個(gè)不同的條件下，在襯底1的一個(gè)完整主表面上注入B+，所述三個(gè)不同的條件是(1)加速能量約為400KeV而劑量約為1×1013cm-2；(2)加速能量約為100KeV而劑量約為3×1012cm-2；(3)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，所形成的第一p阱4與埋置的n阱3的頂部相接觸，并且在p阱4中形成適合在第一p阱中形成第一n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層在圖中均未示出)。
通過上述離子注入，還把B+注入到形成第二p阱5的區(qū)域51中(參見圖2E)。結(jié)果是，在區(qū)域51上形成的第二p阱5幾乎是完美的，而且在區(qū)域51的內(nèi)部形成包含擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)的相似層狀結(jié)構(gòu)。
移去阻擋層8之后，如圖2D所示，形成阻擋層9，使阻擋層9選擇性地覆蓋未被阻擋層8蓋住的區(qū)域。用阻擋層9作為掩模，在兩種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入P+，兩個(gè)不同條件是(1)加速能量約為700KeV而劑量約為1×1013cm-2；(2)加速能量約為200KeV而劑量約為3×1012cm-2。此外，再用同一個(gè)阻擋層9作為掩模，在加速能量約為20KeV而劑量約為3×1012cm-2的條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+。結(jié)果是形成與埋置的n阱3頂部相接觸的n阱6，并且還在n阱6的內(nèi)部形成適合于在n阱6中形成p溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
移去阻擋層9之后，如圖2E所示，形成阻擋層10，阻擋層10覆蓋半導(dǎo)體襯底1的部分表面，該部分不包括與圖2D中所示區(qū)域51(形成第二p阱的區(qū)域)相應(yīng)的區(qū)域。用阻擋層10作為掩模，在三種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+，三個(gè)不同條件是(1)加速能量約為700KeV而劑量約為1×1013cm-2；(2)加速能量約為130KeV而劑量約為2×1012cm-2；和(3)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，在區(qū)域51中形成第二p阱5。而且，通過這種相反的注入過程可以平衡恰好位于第二p阱5之下的一部分埋置的n阱3，而且在其中形成與第二p阱相接觸的深部p阱(埋置的p阱)7。此外，通過參照?qǐng)D2E所述的B+注入步驟和前面參照?qǐng)D2C所述的B+注入步驟而形成了適合于在埋置的p阱7中形成的第二n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
當(dāng)把該實(shí)施例中的半導(dǎo)體裝置應(yīng)用于DRAM時(shí)，有效的是用不與襯底1電連接的第一p阱4作為NMOS區(qū)，所述NMOS區(qū)帶有存儲(chǔ)單元和在存儲(chǔ)單元附近的外圍電路例如傳感放大器(換句話說，是具有反偏壓的區(qū)域)，與襯底1電連接的第二p阱5作為NMOS區(qū)，該區(qū)域帶有另一個(gè)外圍電路(換句話說，是不具有反偏壓的區(qū)域)。這是因?yàn)椋?，為了控制閾值電壓而不需要相反的注入過程，其結(jié)果是抑制了遷移的減少，否則遷移減少的現(xiàn)象將因有雜質(zhì)摻入而發(fā)生。
下面將更詳細(xì)地描述上述結(jié)構(gòu)。第一p阱4的一部分是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)，而第一p阱4的其余部分是位于存儲(chǔ)單元附近的外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管相同的晶體管。第二p阱5是遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管相同的晶體管。n阱6是外圍晶體管區(qū)，其包括溝道類型與存儲(chǔ)單元的溝道類型相反的晶體管。
在上述裝置中，比較容易發(fā)生鎖定的電源電路等電路部分位于因存在深部n阱(埋置的n阱)3和深部p阱(埋置的p阱)7而提高了鎖定阻力的區(qū)域中。而且這種裝置的優(yōu)點(diǎn)在于提高了對(duì)所形成的整個(gè)半導(dǎo)體芯片的鎖定阻力。
(實(shí)施例2)下面將參照?qǐng)D3A-3D說明按照本發(fā)明第二實(shí)施例所述半導(dǎo)體裝置的生產(chǎn)方法。
在第一實(shí)施例中，通過使用彼此具有不同圖形的阻擋層(起掩模作用)8、9和10形成第一p阱4、第二p阱5和n阱6。在第二實(shí)施例中，是在不使用掩模的情況下，即，通過在整個(gè)襯底1的表面上進(jìn)行離子注入形成p阱。在連續(xù)形成n阱的過程中，為形成n阱而注入的部分雜質(zhì)被在再生注入中已預(yù)先注入的具有相反導(dǎo)電性的雜質(zhì)抵消。考慮到這種平衡，把連續(xù)形成n阱的劑量設(shè)定得稍大于所需量，這樣便可得到有效的雜質(zhì)濃度。
具體地說，首先如圖3A所示，在上述阻擋層約為例如1×1015cm-3的p型半導(dǎo)體襯底1上兩個(gè)主表面中的一個(gè)主表面區(qū)域中，選擇性地形成例如厚度約為300nm的LOCOS氧化層?？梢允褂美绻枰r底作為半導(dǎo)體襯底1。
接著，如圖3B所示，通過半導(dǎo)體襯底1的一個(gè)完整主表面注入P+(磷離子)，由此在襯底1的某一深度位置上形成埋置的n阱3。注入是在例如加速能量為1200KeV和劑量為約3×1012cm-2的條件下完成的。
然后，在三個(gè)不同的條件下，通過襯底1的一個(gè)完整主表面注入B+，所述三個(gè)不同的條件是(1)加速能量約為400KeV而劑量約為1×1013cm-2；(2)加速能量約為100KeV而劑量約為3×1012cm-2；(3)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，所形成的p型區(qū)30與埋置的n阱3的頂部相接觸，并且在區(qū)域30內(nèi)部形成適合于在p型區(qū)域30中構(gòu)成MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層在圖中均未示出)。
接著，如圖3C所示，形成阻擋層9，阻擋層9選擇性地覆蓋襯底1中一個(gè)主表面上的部分區(qū)域，這些區(qū)域不包括與分別形成n阱6的區(qū)域相對(duì)應(yīng)的區(qū)域。利用阻擋層9，在兩種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入P+，兩個(gè)不同條件是(1)加速能量約為700KeV而劑量約為2×1013cm-2；(2)加速能量約為200KeV而劑量約為6×1012cm-2。此外，再一次用同一個(gè)阻擋層9作為掩模，在加速能量約為20KeV而劑量約為1×1012cm-2的條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+。結(jié)果是，通過這種相反的注入，把p型區(qū)域30上預(yù)定部分的導(dǎo)電類型變?yōu)閚型，從而形成與埋置的n阱3頂部相接觸的n阱6。此外，還在n阱6中形成適合于在n阱6中構(gòu)成p溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
移去阻擋層9之后，如圖3D所示，形成阻擋層10，阻擋層10覆蓋半導(dǎo)體襯底1主表面上的一部分，該部分不包括與圖3C中所示區(qū)域51(形成第二p阱5的區(qū)域)相應(yīng)的區(qū)域。用阻擋層10作為掩模，在三種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+，三個(gè)不同條件是(1)加速能量約為700KeV而劑量約為1×1013cm-2；(2)加速能量約為130KeV而劑量約為2×1012cm-2；和(3)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，在區(qū)域51中形成第二p阱5。此外，把不包括n阱6和第二p阱5的一部分p型區(qū)域30稱為第一p阱4。
此外，通過這種相反的注入過程可以平衡恰好位于第二p阱5之下的一部分埋置的n阱3，而且形成與第二p阱5相接觸的深部p阱(埋置的p阱)7。通過參照?qǐng)D3D所述的B+注入步驟和前面參照?qǐng)D2C所述的B+注入步驟而形成了適合于在埋置的p阱7中形成第二n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
在襯底1中基本相同的高度上形成埋置的n阱3和埋置的p阱7。而且，第一和第二p阱4和5的底部與n阱6的底部基本上處于同一高度上。
在上述方法中，為形成p阱而使用的p型區(qū)域30是在不使用掩膜的情況下通過再生離子注入形成的。此外，在不使用任何掩膜的情況下可以通過再生注入形成n阱。
如在第一實(shí)施例中所述，當(dāng)把該實(shí)施例中的半導(dǎo)體裝置應(yīng)用于DRAM時(shí)，有效的是用不與襯底1電連接的第一p阱4作為NMOS區(qū)，所述NMOS區(qū)帶有存儲(chǔ)單元和在存儲(chǔ)單元附近的外圍電路例如傳感放大器(換句話說，是具有反偏壓的區(qū)域)，和用與襯底1電連接的第二p阱5作為NMOS區(qū)，該區(qū)域(換句話說，是不具有反偏壓的區(qū)域)帶有另一個(gè)外圍電路。
(實(shí)施例3)圖4是按照本發(fā)明第三實(shí)施例中所述半導(dǎo)體結(jié)構(gòu)的剖視圖；如圖所示，在第三實(shí)施例的半導(dǎo)體裝置中，是沿p型半導(dǎo)體襯底1的一個(gè)主表面選擇性地形成第一p阱4和第二p阱5。第一p阱4與第一實(shí)施例中的相同，被靠近第一p阱4的n阱6以及深部n阱(也稱為“埋置的n阱”)3包圍，深部n阱3形成在襯底1的某一深度位置上以便與第一p阱4的底部以及n阱6的底部相接觸。另一方面，不是象第一實(shí)施例那樣，通過剛好設(shè)在第二p阱5之下且與第二p阱5接觸的深部p阱7(也稱為“埋置的p阱”)把第二p阱5電性地接到半導(dǎo)體襯底1上。與第一實(shí)施例不同的是，將埋置的p阱7設(shè)計(jì)成使其只與第二p阱5底部的一部分相接觸，而使第二p阱5底部的其余部分與埋置的n阱3相接觸。
結(jié)果是，第一p阱4和第二p阱5相互電絕緣，因此，可以將第一p阱4和第二p阱5設(shè)計(jì)成彼此具有不同的電勢(shì)。
在半導(dǎo)體襯底1一個(gè)主表面上的阱4和6之間以及阱5和6之間的邊界上分別設(shè)置LOCOS氧化層(絕緣區(qū))2。
在半導(dǎo)體襯底1中基本相同的高度上形成埋置的n阱3和埋置的p阱7。而且，第一和第二p阱4和5的底部與n阱6的底部基本上處于同一高度上。
在這個(gè)實(shí)施例中，將第二p阱5設(shè)置得靠近n阱6。此外，n阱6被第二p阱5包圍，在這種情況下，n阱6的電勢(shì)可以象傳統(tǒng)裝置中那樣獨(dú)立變化。
參照?qǐng)D5A-5F，其描述了生產(chǎn)第三實(shí)施例中半導(dǎo)體裝置的方法。
首先如圖5A所示，在帶有例如約為1×1015cm-3阻擋層的p型半導(dǎo)體襯底1上兩個(gè)主表面中的一個(gè)表面區(qū)域中，選擇性地形成厚度約為例如300nm的LOCOS氧化層2?？梢杂美绻枰r底作為半導(dǎo)體襯底1。
接著，如圖5B所示，通過半導(dǎo)體襯底1的整個(gè)表面注入P+(磷離子)，由此在襯底1的某一深度位置上形成埋置的n阱3。注入是在例如加速能量為1200KeV和劑量為約3×1012cm-2的條件下完成的。
然后，如圖5C所示，在襯底1主表面的上述區(qū)域上用公知方法選擇性地形成阻擋層8。用阻擋層8作為掩模，在三個(gè)不同的條件下，通過襯底1的一個(gè)主表面注入B+，所述三個(gè)不同的條件是(1)加速能量約為400KeV而劑量約為1×1013cm-2；(2)加速能量約為100KeV而劑量約為3×1012cm-2；(3)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，在允許區(qū)域40作為第一p阱4的高度上將雜質(zhì)注入?yún)^(qū)域40(如圖5E所示，在使形成的第一p阱4與埋置的n阱3頂部相接觸的位置上)。此外，在p阱40中形成適合于在區(qū)域40中構(gòu)成第一n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層在圖中均未示出)。
另外，通過上述離子注入，還把B+注入到區(qū)域51中，由此形成第二p阱5。而且，在第二p阱5的內(nèi)部形成包含擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)的相似層狀結(jié)構(gòu)。
移去阻擋層8之后，如圖5D所示，形成阻擋層9，阻擋層9選擇性地覆蓋未被阻擋層8蓋住的區(qū)域。用阻擋層9作為掩模，在兩種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入P+，兩個(gè)不同條件是(1)加速能量約為700KeV而劑量約為1×1013cm-2；(2)加速能量約為200KeV而劑量約為3×1012cm-2。此外，再一次用同一個(gè)阻擋層9作為掩模，在加速能量約為20KeV而劑量約為3×1012cm-2的條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+。結(jié)果是，形成與埋置的n阱3頂部相接觸的n阱6，并且還在n阱6的內(nèi)部形成適合于在n阱6中構(gòu)成p溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
移去阻擋層9之后，如圖5E所示，形成阻擋層10，阻擋層10覆蓋半導(dǎo)體襯底1上一個(gè)主表面的部分表面，該部分表面不包括與區(qū)域40相應(yīng)的區(qū)域。用阻擋層10作為掩模，在二種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+，二個(gè)不同條件是(1)加速能量約為130KeV而劑量約為2×1012cm-2；和(2)加速能量約為20KeV而劑量約為2×1012cm-2。結(jié)果是，通過參照?qǐng)D5E所述的B+注入步驟和前面參照?qǐng)D5C所述的B+注入步驟而在區(qū)域40中形成了第一p阱4，和在p阱4中形成了用于在區(qū)域40中形成第一n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。
移去阻擋層10之后，如圖5F所示，形成阻擋層11，阻擋層11覆蓋半導(dǎo)體襯底1中一個(gè)主表面的部分表面，該部分表面不包括與如圖5D所示第二p阱5的部分區(qū)域52相應(yīng)的區(qū)域。用阻擋層11作為掩模，在二種不同條件下通過半導(dǎo)體襯底1的一個(gè)主表面注入B+，二個(gè)不同條件是(1)加速能量約為700KeV而劑量約為1×1013cm-2；和(2)加速能量約為20KeV而劑量約為3×1012cm- 2。結(jié)果是，通過相反的注入過程平衡了恰好位于第二p阱5的部分區(qū)域52之下的那部分埋置的n阱3，并且形成了與第二p阱5相接觸的深部阱7(埋置阱)。此外，通過參照?qǐng)D5F所述的B+注入步驟和前面參照?qǐng)D5C所述的B+注入步驟，形成了適合于在埋置的p阱7內(nèi)部構(gòu)成第三n溝道MOS晶體管的擊穿阻止層和閾值電壓控制層(兩層均未在圖中示出)。應(yīng)注意到，參照?qǐng)D5F所述的B+注入，沒有將雜質(zhì)注入剩余的區(qū)域53，區(qū)域53是不包含區(qū)域52的那部分p阱5。
如上所述，在第三實(shí)施例中，與第一實(shí)施例不同的是，在為控制第三n溝道MOS晶體管的閾值電壓而進(jìn)行離子注入的同時(shí)，完成用于形成埋置式p阱的離子注入。
在上述第三實(shí)施例中，利用彼此具有不同圖形的阻擋層8-11形成第一和第二p阱4、5以及n阱6。此外，如第二實(shí)施例所述，在不用掩模的情況下可通過再生注入過程形成p阱。在這種情況下，在連續(xù)形成n阱時(shí)，為了形成n阱而注入的部分雜質(zhì)被在再生注入時(shí)已經(jīng)預(yù)先注入的相反導(dǎo)電性的雜質(zhì)抵消。考慮到這種平衡，把連續(xù)形成n阱的劑量設(shè)定得稍大于所需量，這樣便可得到上述有效的雜質(zhì)濃度。而且，可以通過在不使用任何掩模的情況下形成n阱來代替形成p阱。
當(dāng)把該實(shí)施例中的半導(dǎo)體裝置應(yīng)用于DRAM時(shí)，與第一和第二實(shí)施例中相比，第一p阱4的良好性能與第二p阱5的良好性能相互轉(zhuǎn)換。具體地說，當(dāng)把該實(shí)施例中的半導(dǎo)體裝置應(yīng)用于DRAM時(shí)，優(yōu)先使用第二p阱5的區(qū)域52作為存儲(chǔ)單元區(qū)52，該區(qū)域通過埋置的p阱7與襯底1電連接；并用不直接與襯底電連接的p阱5的其它區(qū)域53作為外圍電路的NMOS區(qū)，外圍電路位于存儲(chǔ)單元例如傳感放大器(換句話說，是具有反偏壓的區(qū)域)附近；和用第一p阱4作為其它外圍電路(換句話說，是具有反偏壓的區(qū)域)的NMOS區(qū)。這是因?yàn)?，例如，為了控制閾值電壓而不需要?shí)施相反的注入過程，其結(jié)果是抑制了遷移的減少，否則遷移減少的現(xiàn)象將因有雜質(zhì)摻入而發(fā)生。在上述裝置中，形成在第二p阱5中的第二和第三n溝道NMOS晶體管分別起外圍電路晶體管和存儲(chǔ)單元晶體管的作用。
下面將更具體地描述上述結(jié)構(gòu)。第二p阱5的部分區(qū)域52是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)52，而其余部分53是位于存儲(chǔ)單元附近的外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管溝道類型相同的晶體管。第p阱4是遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管溝道類型相同的晶體管。n阱作為外圍晶體管區(qū)，其包括溝道類型與存儲(chǔ)單元的溝道類型相反的晶體管。埋置的p阱7剛好形成在第二p阱5的存儲(chǔ)單元區(qū)52之下并且與襯底1電連接。
在上述結(jié)構(gòu)中，第一p阱4被n阱6和埋置的n阱3所包圍，在第一p阱4中輸入/輸出電路等產(chǎn)生大量的熱載流子或其它載流子，這些載流子可能是因過尖峰/負(fù)尖峰現(xiàn)象引起的噪聲。借助這種結(jié)構(gòu)，第一p阱4是電絕緣的，從而可防止在一個(gè)p阱4中產(chǎn)生的載流子因上述原因而流入其它第一p阱4中。這樣，可以減小因噪聲引起的例如故障等有害影響。當(dāng)因輻射等原因在襯底的深部產(chǎn)生少數(shù)載流子，然后少數(shù)載流子在襯底中擴(kuò)散時(shí)，由于存儲(chǔ)單元使得開放區(qū)較窄，所以那些少數(shù)載流子同樣還是被封在埋置的n阱中。結(jié)果是，可以抑制存儲(chǔ)單元上的任何不利影響。
在第三實(shí)施例中，在第二p阱5的存儲(chǔ)單元區(qū)52和存儲(chǔ)單元附近的NMOS外圍電路區(qū)53之間的邊界處設(shè)置有非絕緣區(qū)。作為替代方案，也可以在該位置上設(shè)置絕緣區(qū)。
在第三實(shí)施例中，與襯底1電性連接的區(qū)域52和與襯底1不直接電性連接的區(qū)域53在第二p阱5中彼此靠近。還可以使用另一種結(jié)構(gòu)，在這種結(jié)構(gòu)中，例如將埋置的p阱7設(shè)置在第二p阱5的中心附近以便使其與襯底1電性連接(即，將區(qū)域52設(shè)置在第二p阱5的中心附近)，而且為了包住區(qū)域52，將區(qū)域53設(shè)置成不直接與襯底1電性連接。此外，用埋置的p阱7包住形成的部分埋置n阱3，因此，p阱處于使埋置的n阱3電性漂移的漂移狀態(tài)下。
在如上所述的第一至第三實(shí)施例中，在與不包含埋置式阱的其它阱之間的所有邊界對(duì)應(yīng)的位置上設(shè)置絕緣區(qū)。然而，不是必須用這種方式形成絕緣區(qū)。此外，可以在形成n阱和p阱時(shí)形成埋置的n阱3，而不用在生產(chǎn)過程的早期階段同時(shí)形成全部埋置的n阱3。埋置式n阱的形成可以與前述同時(shí)形成埋置式阱的線路圖相結(jié)合。在這種情況下，可以分別設(shè)定恰好位于n阱之下的埋置式阱的外形和正好位于p阱之下的n阱的外形。
此外，在上述第一至第三實(shí)施例中，通過在擊穿阻止層和閾值電壓控制層中供給不同的雜質(zhì)濃度可以區(qū)分出第一p阱和第二p阱，但其中不包括正好位于它們之下的埋置式p阱。然而，應(yīng)注意的是，只要遵循本發(fā)明所期望的方案，也可以進(jìn)行其它的改進(jìn)。例如，如圖2E、3D或5E中所示，可以在與上述條件不同的條件下完成為了選擇性地形成p阱而進(jìn)行的雜質(zhì)注入過程。例如，可以通過是否存在恰好位于第一和第二阱之下的埋置式p阱來區(qū)分第一阱和第二阱，同時(shí)分別設(shè)定處于同一高度上的各阱中設(shè)置的擊穿阻層和閾值電壓控制層中之一或兩者的雜質(zhì)濃度。
如上所述，在生產(chǎn)具有雙阱結(jié)構(gòu)的傳統(tǒng)半導(dǎo)體裝置的方法中只需添加一個(gè)掩模工序便能制作出具有三阱結(jié)構(gòu)的半導(dǎo)體裝置，在這種裝置中，根據(jù)N溝道MOS晶體管和p溝道MOS晶體管的情況可以在一個(gè)芯片中設(shè)定多種襯底電勢(shì)。所以，通過增加盡可能少量的生產(chǎn)步驟可生產(chǎn)出高性能的半導(dǎo)體裝置(芯片)。
按照本發(fā)明，通過把雜質(zhì)離子注入到半導(dǎo)體襯底整個(gè)表面上可以形成深部n阱。在這一步驟期間，剛好位于兩種p阱中一種p阱之下的部分埋置式n阱被相反的注入過程所平衡，這樣便可以有效地獲得與襯底相同的導(dǎo)電類型，上述兩種p阱具有不同的襯底電勢(shì)(通常p阱具有淺層能級(jí)襯底電勢(shì))。
在上述p阱包圍n阱的結(jié)構(gòu)中，可以將各n阱設(shè)計(jì)成使它們彼此具有不同的電勢(shì)電平。通過形成附加的埋置式p阱，可減小片阻，由此提高了對(duì)鎖定的阻力。
按照本發(fā)明，當(dāng)使用p型襯底時(shí)，在不用掩模的情況下可以完成形成埋置式n阱的步驟，而這一步驟可能是不穩(wěn)定注入過程，造成不穩(wěn)定的原因是因?yàn)樾枰罡叩募铀俣饶芰俊＝Y(jié)果是，可以消除因裝置中真空度降低而導(dǎo)致的不穩(wěn)定注入過程所導(dǎo)致的缺點(diǎn)和因不穩(wěn)定過程本身而導(dǎo)致在注入過程中從阻擋層排氣的缺點(diǎn)。當(dāng)用多價(jià)離子以高加速能量完成注入過程時(shí)，上述優(yōu)點(diǎn)變得更加明顯。
很顯然，在不脫離本發(fā)明范圍和構(gòu)思的情況下，熟悉本領(lǐng)域的技術(shù)人員能夠迅速地作出各種其它的改進(jìn)。而且，附加的權(quán)利要求的范圍并不受說明書的限制，而是在廣義上構(gòu)成的。
權(quán)利要求
1.半導(dǎo)體裝置，其特征在于，包括導(dǎo)電型襯底；設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相同的第一阱；設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相反的第二阱；和設(shè)置在襯底中的深部位置上且導(dǎo)電類型與襯底的導(dǎo)電類型相反的埋置阱，另外設(shè)置一個(gè)導(dǎo)電類型與襯底導(dǎo)電類型相同的埋置阱，使埋置阱與第一阱底部的至少一部分相接觸以便使第一阱至少部分地與襯底電連接。
2.半導(dǎo)體裝置，其特征在于，包括第一導(dǎo)電類型的襯底；第二導(dǎo)電類型的第一阱；第一導(dǎo)電類型的第二阱；第一導(dǎo)電類型的第三阱；第二導(dǎo)電類型的第四阱；和第一導(dǎo)電類型的第五阱，其中第一阱是設(shè)在襯底深部位置的埋置阱，第四阱與第一阱的頂部接觸，第二阱與第一阱的頂部接觸并且被第四阱包圍，第五阱是埋置阱，該埋置阱設(shè)置成與第三阱底部的至少一部分相接觸，第一阱和第五阱大致設(shè)置在襯底中的相同高度上。
3.按照權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，第三阱的整個(gè)底部與第五阱相接觸。
4.按照權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，第三阱的一部分底部與第五阱相接觸，而第三阱底部的其余部分與第一阱相接觸。
5.按照權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，第二阱的一部分是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)，而第二阱的其余部分是位于存儲(chǔ)單元附近的外圍電路區(qū)，外圍電路區(qū)包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管；第三阱是外圍電路區(qū)，該區(qū)域遠(yuǎn)離存儲(chǔ)單元并包括溝道類型與存儲(chǔ)單元晶體管溝道類型相同的晶體管，第四阱是一個(gè)外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管溝道類型相反的晶體管。
6.按照權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，第三阱的一部分是包含存儲(chǔ)單元晶體管的存儲(chǔ)單元區(qū)，而第三阱的其余部分是位于存儲(chǔ)單元附近的外圍電路區(qū)，外圍電路區(qū)包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管；第二阱是遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)而且包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相同的晶體管；第四阱是外圍電路區(qū)，其包括溝道類型與存儲(chǔ)單元晶體管的溝道類型相反的晶體管，和第五阱僅設(shè)置在第三阱的存儲(chǔ)單元區(qū)下方。
7.按照權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，存儲(chǔ)單元區(qū)和遠(yuǎn)離存儲(chǔ)單元的外圍電路區(qū)之間的接口與第五阱和襯底之間的接口基本上設(shè)在同一平面內(nèi)。
8.生產(chǎn)半導(dǎo)體裝置的方法，其特征在于，包括如下步驟把離子注入第一導(dǎo)電類型的襯底中，由此在襯底的某一深度位置上形成第二導(dǎo)電類型的第一阱；將離子注入到襯底中，由此形成與第一阱的頂部相接觸的第一導(dǎo)電類型的第三阱和第一導(dǎo)電類型的第二阱；在與第二和第三阱之間的區(qū)域相對(duì)應(yīng)的位置上形成第二導(dǎo)電類型的第四阱，使所形成的第四阱與第一阱的頂部相接觸；和進(jìn)行離子注入，由此部分地平衡恰好位于第三阱之下的一部分第一阱從而形成第一導(dǎo)電類型的第五阱。
9.按照權(quán)利要求8所述的方法，其特征在于，進(jìn)行離子注入以形成第二阱和第三阱的步驟是不用掩模在襯底上完成再生離子注入的步驟；和考慮到通過再生離子注入得到的第一導(dǎo)電類型的雜質(zhì)濃度而把形成第四阱的離子注入量設(shè)定成能夠得到上述有效的第二導(dǎo)電類型的雜質(zhì)濃度。
10.按照權(quán)利要求8所述的方法，其特征在于，在進(jìn)行形成第五阱的離子注入步驟的過程中，同時(shí)形成需在第三阱中形成的晶體管閾值電壓控制層。
11.按照權(quán)利要求8所述的方法，其特征在于，進(jìn)行離子注入以便至少部分地平衡一部分第一阱的步驟包括完全平衡恰好位于第三阱之下的那部分第一阱從而形成第五阱的步驟。
12.按照權(quán)利要求8所述的方法，其特征在于，進(jìn)行離子注入以便至少部分地平衡一部分第一阱的步驟包括只部分地平衡恰好位于第三阱之下的那部分第一阱從而形成第五阱的步驟。
13.按照權(quán)利要求8所述的方法，其特征在于，進(jìn)行離子注入以形成第五阱的步驟包括形成阻擋掩模以便蓋住形成存儲(chǔ)單元的第三阱區(qū)然后進(jìn)行離子注入的步驟。
全文摘要
半導(dǎo)體裝置包括:導(dǎo)電型襯底;設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相同的第一阱;設(shè)置在襯底中且導(dǎo)電類型與襯底的導(dǎo)電類型相反的第二阱;和設(shè)置在襯底中的深部位置上且導(dǎo)電類型與襯底的導(dǎo)電類型相反的埋置阱。另外設(shè)置一個(gè)導(dǎo)電類型與襯底導(dǎo)電類型相同的埋置阱,使埋置阱與第一阱底部的至少一部分相接觸以便使第一阱至少部分地與襯底電連接。
文檔編號(hào)H01L27/092GK1175796SQ9711626
公開日1998年3月11日 申請(qǐng)日期1997年9月5日 優(yōu)先權(quán)日1996年9月5日
發(fā)明者平瀨順?biāo)?申請(qǐng)人:松下電子工業(yè)株式會(huì)社