專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及容易形成電容器的半導(dǎo)體裝置及其制造方法，該電容器存儲(chǔ)作為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(以下表示為“DRAM”)等的信息的電荷。
近年來，由于計(jì)算機(jī)等信息機(jī)器的廣泛普及，對(duì)半導(dǎo)體裝置的需要迅速地?cái)U(kuò)大。另外，要求在功能方面具有大規(guī)模的存儲(chǔ)容量、而且能進(jìn)行高速工作的半導(dǎo)體裝置。與此相隨，有關(guān)半導(dǎo)體裝置的高集成化、高速響應(yīng)性和高可靠性的技術(shù)開發(fā)正在進(jìn)行。
在半導(dǎo)體存儲(chǔ)器中，作為能進(jìn)行存儲(chǔ)信息的隨機(jī)輸入輸出的存儲(chǔ)器，有DRAM。一般來說，DRAM由多個(gè)積累存儲(chǔ)信息的存儲(chǔ)區(qū)即存儲(chǔ)單元陣列和與外部進(jìn)行輸入輸出所必要的周邊電路構(gòu)成。
圖11是表示一般的DRAM的結(jié)構(gòu)的框圖。參照?qǐng)D11，DRAM150包括用于積累存儲(chǔ)信息的數(shù)據(jù)信號(hào)的存儲(chǔ)單元陣列151；用于從外部接收地址信號(hào)的行和列地址緩沖器152，該地址信號(hào)用于選擇構(gòu)成單位存儲(chǔ)電路的存儲(chǔ)單元；用于通過對(duì)該地址信號(hào)進(jìn)行譯碼來指定存儲(chǔ)單元的行譯碼器153和列譯碼器154；將在所指定的存儲(chǔ)單元中存儲(chǔ)的信號(hào)進(jìn)行放大而讀出的讀出更新放大器155；用于數(shù)據(jù)的輸入輸出的數(shù)據(jù)輸入緩沖器156和數(shù)據(jù)輸出緩沖器157；產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器158。在半導(dǎo)體芯片上占據(jù)很大面積的存儲(chǔ)單元陣列151是由多個(gè)將用于積累單位存儲(chǔ)信息的存儲(chǔ)單元配置成矩陣狀而形成的。
圖12表示存儲(chǔ)單元陣列中的存儲(chǔ)單元的4位部分的等效電路。參照?qǐng)D12，存儲(chǔ)單元包括位線214；MOS(金屬-氧化物-半導(dǎo)體)晶體管215；其一個(gè)電極連接在該MOS晶體管215上的電容器216；字線217。在電容器216中存儲(chǔ)作為信息的電荷。圖中示出的存儲(chǔ)單元由一個(gè)MOS晶體管215和與其連接的一個(gè)電容器216構(gòu)成，是所謂單晶體管單電容器型的存儲(chǔ)單元。由于該類型的存儲(chǔ)單元的結(jié)構(gòu)簡(jiǎn)單并容易提高存儲(chǔ)單元陣列的集成度，故廣泛地用于需要大容量的DRAM中。
但是，隨著半導(dǎo)體裝置的高集成化，在占據(jù)半導(dǎo)體裝置的大部分區(qū)域的存儲(chǔ)單元陣列方面也要求提高集成度。為了縮小存儲(chǔ)單元陣列，也需要縮小構(gòu)成存儲(chǔ)單元的電容器。但是，縮小電容器會(huì)使電容器中存儲(chǔ)的作為信息的電荷量(在1位存儲(chǔ)單元中存儲(chǔ)的電荷量)下降。
在1位存儲(chǔ)單元中存儲(chǔ)的電荷量下降到低于一定值時(shí)，作為存儲(chǔ)元件的DRAM的工作變得不穩(wěn)定，可靠性下降。因而，為了防止發(fā)生這一現(xiàn)象，正在研究進(jìn)一步增大電容器的電極的表面積的問題。
作為其一例，就特開平6-310672中公開了的半導(dǎo)體存儲(chǔ)器及其制造方法進(jìn)行說明。
圖13是該公報(bào)中公開的DRAM的存儲(chǔ)單元的剖面圖。參照?qǐng)D13，在p型襯底111上形成NMOS晶體管的源或漏區(qū)，即，一對(duì)n+型擴(kuò)散層112、113。形成用于使該NMOS晶體管與其他MOS晶體管電分離的場(chǎng)氧化膜119。在用一對(duì)n+型擴(kuò)散層112、113夾住的p襯底111上通過柵氧化膜形成由多晶硅膜構(gòu)成的埋柵(字線)115。
下部電容器電極由多晶硅132、133構(gòu)成，多晶硅膜133與n+型擴(kuò)散層112進(jìn)行導(dǎo)電連接。在多晶硅膜133上將介電系數(shù)大的薄膜117夾在中間形成多晶硅膜118，該多晶硅膜118形成上部電容器電極。在包含電容器的襯底上形成絕緣膜121。形成與n+型擴(kuò)散層113進(jìn)行導(dǎo)電連接的位線122。
在如上構(gòu)成的存儲(chǔ)單元中，利用相當(dāng)于電容器的下部電極的多晶硅膜133的外周邊緣部分A和在多晶硅膜133的中央附近形成的凹部D的側(cè)面，可進(jìn)一步增加電容器電極的表面積。由此，可確保電容器的電荷存儲(chǔ)的容量，可謀求DRAM工作的穩(wěn)定化。
其次，使用
上述的半導(dǎo)體存儲(chǔ)器的制造方法。
參照?qǐng)D14，在p型襯底111上形成場(chǎng)氧化膜119、一對(duì)n+型擴(kuò)散層112、113和成為柵電極的字線115。其次，通過減壓CVD法，形成3000埃厚的由氧化硅膜構(gòu)成的層間絕緣膜114。其次，參照?qǐng)D15，在層間絕緣膜114上用減壓CVD法形成約500埃厚的氮化硅膜131。其次，參照?qǐng)D16，在氮化硅膜131上用減壓CVD法形成6000埃厚的多晶硅膜132。其次，進(jìn)行各向異性刻蝕，形成使氮化硅膜131的表面露出的中心孔C。
其次，參照?qǐng)D17，用常壓CVD法在包含中心孔C的多晶硅膜132上形成約3000埃厚的氧化硅膜。其后，對(duì)該氧化硅膜的整個(gè)表面進(jìn)行內(nèi)刻蝕(etch back)，只在中心孔C的內(nèi)壁形成側(cè)壁隔離層135。
其次，參照?qǐng)D18，將側(cè)壁隔離層135和多晶硅膜132作為掩模，用自對(duì)準(zhǔn)接觸法形成接觸孔D。其后，參照?qǐng)D19，通過進(jìn)行使用氫氟酸等的濕法刻蝕，只除去側(cè)壁隔離層而留下氮化硅膜131。
其次，參照?qǐng)D20，用減壓CVD法在多晶硅膜132上形成500埃厚的多晶硅膜133。其后，對(duì)多晶硅膜132、133進(jìn)行各向異性刻蝕，形成規(guī)定形狀的電容器的下部電極116。
其次。參照?qǐng)D13，在多晶硅膜133上用減壓CVD法形成氮化硅膜。使該氮化硅膜氧化形成介電系數(shù)大的薄膜117。形成成為上部電容器電極的多晶硅膜118以覆蓋該薄膜117。形成絕緣膜121以覆蓋該多晶硅膜118。在絕緣膜121上形成位線122。位線122與n+型擴(kuò)散層113進(jìn)行導(dǎo)電連接。通過以上的工序就完成了DRAM的存儲(chǔ)單元。
如采用上述的制造方法，在圖18中示出的工序中，由于將側(cè)壁隔離層135和氮化硅膜131作為掩模，用自對(duì)準(zhǔn)接觸法形成接觸孔134，故可在最佳的位置上形成接觸孔134，這一點(diǎn)已公開了。
但是，近年來在半導(dǎo)體裝置中要求更高的集成化。因此，正在考慮下述的結(jié)構(gòu)在該結(jié)構(gòu)中備有通過將作為電容器的下部電極的存儲(chǔ)節(jié)點(diǎn)形成得較厚來增加存儲(chǔ)節(jié)點(diǎn)的側(cè)面的面積的電容器。在這種具有形成得較厚的存儲(chǔ)節(jié)點(diǎn)(以下稱為“厚膜存儲(chǔ)節(jié)點(diǎn)”)的半導(dǎo)體裝置中，為了對(duì)在厚膜存儲(chǔ)節(jié)點(diǎn)上形成的布線與處于厚膜存儲(chǔ)節(jié)點(diǎn)下的晶體管等的半導(dǎo)體元件進(jìn)行導(dǎo)電連接，形成高的縱橫比(aspect ratio)的接觸孔是必要的。即，必須形成接觸孔的直徑與接觸孔的深度的比值大的接觸孔。因此，存在接觸孔的形成比較困難的問題。例如，為了對(duì)圖13中示出的位線122與n+型擴(kuò)散層113進(jìn)行導(dǎo)電連接，必須形成深的接觸孔。
為了回避這個(gè)問題，使位線122在電容器的下方形成。因此，為了埋入位線122，氧化硅膜114必須形成得更厚。此時(shí)，在圖18中示出的工序中，從多晶硅膜132的上表面到n+型擴(kuò)散層112的表面的距離進(jìn)一步變長(zhǎng)。例如，將接觸孔134的接觸直徑設(shè)為0.3微米，則為了從多晶硅膜132的上表面到n+型擴(kuò)散層112的表面形成開口，必須形成縱橫比大概在6以上的接觸孔。因此，接觸孔的形成是非常困難的。
此外，在現(xiàn)有的半導(dǎo)體裝置的制造方法中也產(chǎn)生下述的問題。在圖19示出的工序中，在用濕法刻蝕除去由氧化硅膜構(gòu)成的側(cè)壁隔離層而留下基底的氮化硅膜131時(shí)，往往對(duì)氮化硅膜131下面的由氧化硅膜構(gòu)成的層間絕緣膜114進(jìn)行刻蝕。即，雖然形成方法不同，但由于側(cè)壁隔離層和層間絕緣膜114都由氧化硅膜形成，故在側(cè)壁隔離層的刻蝕的同時(shí)，層間絕緣膜114也被刻蝕。因此，氮化硅膜114往往變成如帽沿那樣在接觸孔的側(cè)面伸出的狀態(tài)。在這種狀態(tài)下，如形成圖20中示出的多晶硅膜133，則由于該帽沿的緣故多晶硅膜133不能很好地覆蓋接觸孔134的內(nèi)表面，多晶硅膜133往往不與n+型擴(kuò)散層112進(jìn)行良好的連接。
本發(fā)明就是為了解決這樣的問題而完成的，目的在于提供一種通過得到電容器與晶體管的良好的導(dǎo)電連接而使電特性優(yōu)良的半導(dǎo)體裝置和獲得這種電容器與晶體管的良好的導(dǎo)電連接的半導(dǎo)體裝置的制造方法。
本發(fā)明的半導(dǎo)體裝置備有導(dǎo)電層、絕緣膜、柱狀導(dǎo)電體部分、下部電極和上部電極。導(dǎo)電層是在半導(dǎo)體襯底的主表面上形成的。絕緣膜是在包含導(dǎo)電層的半導(dǎo)體襯底的主表面上形成的。柱狀導(dǎo)電體部分是為了露出導(dǎo)電層的表面而在絕緣膜上設(shè)置的接觸孔中以不超過該接觸孔的上端的方式埋入導(dǎo)電體而形成的。下部電極包括第1導(dǎo)電體部分和第2導(dǎo)電體部分。上部電極包括第3導(dǎo)電體部分。第1導(dǎo)電體部分在包含接觸孔上方的絕緣膜上的規(guī)定區(qū)域中形成，同時(shí)至少具有露出柱狀導(dǎo)電體部分的上端表面的開口部分。第2導(dǎo)電體部分在開口部分內(nèi)在該開口部分的側(cè)面、絕緣膜的表面、柱狀導(dǎo)電體部分的上端表面上形成，而且在第1導(dǎo)電體部分的上表面上形成，使柱狀導(dǎo)電體部分與第1導(dǎo)電體部分進(jìn)行導(dǎo)電連接。第3導(dǎo)電體部分在第2導(dǎo)電體部分的表面上將電介質(zhì)膜夾在中間而形成。
如采用該結(jié)構(gòu)，首先，第1導(dǎo)電體部分通過第2導(dǎo)電體部分與柱狀導(dǎo)電體部分進(jìn)行導(dǎo)電連接，通過該柱狀導(dǎo)電體部分，第1導(dǎo)電體部分和包含第2導(dǎo)電體部分的下部電極與導(dǎo)電層進(jìn)行導(dǎo)電連接。與該導(dǎo)電層連接的柱狀導(dǎo)電層在絕緣膜的接觸孔內(nèi)形成。形成第2導(dǎo)電體部分是為了覆蓋在第1導(dǎo)電體部分中設(shè)置的至少使柱狀導(dǎo)電體部分的上端表面露出的開口部分。因此，開口部分的深度大體上相當(dāng)于第1導(dǎo)電體部分的厚度的深度，在形成開口部分時(shí)，可容易地形成。結(jié)果，可容易地得到下部電極與導(dǎo)電層的導(dǎo)電連接良好的半導(dǎo)體裝置，同時(shí)可提高半導(dǎo)體裝置的電特性。
半導(dǎo)體裝置最好再具有第1導(dǎo)電型區(qū)域、第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)和柵電極。該第1導(dǎo)電型區(qū)域在半導(dǎo)體襯底的主表面上形成。第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)在第1導(dǎo)電型區(qū)域中隔開規(guī)定的間隔而形成。柵電極在由1對(duì)雜質(zhì)區(qū)夾住的第1導(dǎo)電型區(qū)域上，將柵絕緣膜夾在中間而形成。導(dǎo)電層包含1對(duì)雜質(zhì)區(qū)中的1個(gè)區(qū)域。
此時(shí)，通過包含柵電極、1對(duì)雜質(zhì)區(qū)構(gòu)成1個(gè)晶體管。由此，可構(gòu)成單晶體管單電容器的存儲(chǔ)單元。
此外，最好將第1導(dǎo)電體部分分成兩部分來形成開口部分。
如采用這種方法，在隨著半導(dǎo)體裝置的高密度化需要縮小設(shè)計(jì)規(guī)則時(shí)，可在保持開口部分或接觸孔的各自的開口直徑的狀態(tài)下，縮小下部電極的尺寸。即，縮小下部電極的尺寸，開口部分的開口直徑相對(duì)地變大，即使是下部電極夾住開口部分而分離成2個(gè)部分的結(jié)構(gòu)，也可得到下部電極與導(dǎo)電層之間良好的導(dǎo)電連接。結(jié)果，可得到電特性優(yōu)良的高密度的半導(dǎo)體裝置。
此外，第2導(dǎo)電體部分的表面最好具有微細(xì)的凹凸。
此時(shí)，第2導(dǎo)電體部分的表面積進(jìn)一步增大，更多的電荷存儲(chǔ)于下部電極與上部電極之間。結(jié)果，可進(jìn)一步提高半導(dǎo)體裝置的存儲(chǔ)維持特性等電特性。
本發(fā)明的半導(dǎo)體裝置的制造方法包括下述工序。在半導(dǎo)體襯底的主表面上形成第1導(dǎo)電層。在主表面上形成絕緣膜以便覆蓋第1導(dǎo)電層。在該絕緣膜上形成使第1導(dǎo)電層的表面露出的接觸孔。在包含該接觸孔內(nèi)的絕緣膜上的規(guī)定區(qū)域中形成第2導(dǎo)電層。在第2導(dǎo)電層中露出絕緣膜的表面的同時(shí)，從該絕緣膜的表面的下方形成露出第2導(dǎo)電層的上端表面的開口部分，第2導(dǎo)電層在接觸孔內(nèi)形成。在該開口部分中的側(cè)面、絕緣膜的表面和第2導(dǎo)電層的上端表面及第2導(dǎo)電層的上表面形成第3導(dǎo)電層。在第3導(dǎo)電層上將電介質(zhì)膜夾在中間而形成第4導(dǎo)電層。
如采用該結(jié)構(gòu)，在絕緣膜上形成第2導(dǎo)電層時(shí)，也將第2導(dǎo)電層埋入接觸孔內(nèi)。第3導(dǎo)電層覆蓋被埋入接觸孔的使第2導(dǎo)電層的上端表面露出的開口部分，該接觸孔設(shè)置于絕緣膜上的第2導(dǎo)電層中。該開口部分的深度大體相當(dāng)于絕緣膜上的第2導(dǎo)電層的厚度即可。因此，沒有必要形成比較深的開口部分，故可容易地形成開口部分。絕緣膜上的第2導(dǎo)電層通過第3導(dǎo)電層與絕緣膜中形成的接觸孔內(nèi)的第2導(dǎo)電層進(jìn)行導(dǎo)電連接，該接觸孔內(nèi)的第2導(dǎo)電層與第1導(dǎo)電層進(jìn)行導(dǎo)電連接。結(jié)果，可容易地形成第1導(dǎo)電層與第2、3導(dǎo)電層的導(dǎo)電連接良好的半導(dǎo)體裝置。
形成開口部分的工序最好包含將第2導(dǎo)電層分離成2個(gè)的工序。
此時(shí)，隨著半導(dǎo)體裝置的高密度化，即使縮小第2導(dǎo)電層的規(guī)定尺寸，也可在不縮小開口部分或接觸孔的開口直徑的情況下形成開口部分。即，開口部分的開口直徑比第2導(dǎo)電層的規(guī)定尺寸相對(duì)地變大，故在夾住開口部分的情況下將第2導(dǎo)電層分離為2個(gè)。分離為2個(gè)的第2導(dǎo)電層通過第3導(dǎo)電層與第1導(dǎo)電層進(jìn)行導(dǎo)電連接。由此，可容易地形成要求高密度化的半導(dǎo)體裝置。
此外，最好備有以下的工序。在半導(dǎo)體襯底的主表面上形成第1導(dǎo)電層。在第1導(dǎo)電型區(qū)域上隔開規(guī)定的間隔形成第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)。在由1對(duì)雜質(zhì)區(qū)夾住的第1導(dǎo)電型區(qū)域上將柵絕緣膜夾在中間形成柵電極。在主表面上形成絕緣膜以便覆蓋柵電極。
此時(shí)，通過形成柵電極和1對(duì)雜質(zhì)區(qū)，形成1個(gè)晶體管。結(jié)果，可形成備有單晶體管單電容器的存儲(chǔ)單元。
此外，形成第3導(dǎo)電層的工序最好包含形成表面上具有微細(xì)的凹凸的多晶硅膜。
此時(shí)，可增大第3導(dǎo)電層的表面積，可在第3導(dǎo)電層和第4導(dǎo)電層之間存儲(chǔ)更多的電荷。結(jié)果，可進(jìn)一步提高半導(dǎo)體裝置的存儲(chǔ)維持特性等的電特性。
此外，形成第2導(dǎo)電層的工序最好包含形成摻磷的多晶硅膜。此時(shí)可降低第2導(dǎo)電層的電阻，可提高半導(dǎo)體裝置的工作特性。
圖1是表示本發(fā)明的實(shí)施例1中的半導(dǎo)體裝置的剖面圖。
圖2是表示同一實(shí)施例中的半導(dǎo)體裝置的制造方法的一個(gè)工序的剖面圖。
圖3是表示同一實(shí)施例中圖2示出的工序之后進(jìn)行的工序的剖面圖。
圖4是表示同一實(shí)施例中圖3示出的工序之后進(jìn)行的工序的剖面圖。
圖5是表示同一實(shí)施例中圖4示出的工序之后進(jìn)行的工序的剖面圖。
圖6是表示同一實(shí)施例中圖5示出的工序之后進(jìn)行的工序的剖面圖。
圖7是表示同一實(shí)施例中圖6示出的工序之后進(jìn)行的工序的剖面圖。
圖8是表示同一實(shí)施例中圖7示出的工序之后進(jìn)行的工序的剖面圖。
圖9是表示同一實(shí)施例中圖8示出的工序之后進(jìn)行的工序的平面圖。
圖10是本發(fā)明的實(shí)施例2中表示圖8示出的工序中的半導(dǎo)體裝置的平面圖。
圖11是現(xiàn)有的DRAM的框圖。
圖12是現(xiàn)有的DRAM的存儲(chǔ)單元的等效電路圖。
圖13是表示現(xiàn)有的DRAM的剖面圖。
圖14是表示的現(xiàn)有的DRAM的制造方法的一個(gè)工序的剖面圖。
圖15是表示圖14中示出的工序之后進(jìn)行的工序的剖面圖。
圖16是表示圖15中示出的工序之后進(jìn)行的工序的剖面圖。
圖17是表示圖16中示出的工序之后進(jìn)行的工序的剖面圖。
圖18是表示圖17中示出的工序之后進(jìn)行的工序的剖面圖。
圖19是表示圖18中示出的工序之后進(jìn)行的工序的剖面圖。
圖20是表示圖19中示出的工序之后進(jìn)行的工序的剖面圖。
實(shí)施例1使用
本發(fā)明的實(shí)施例1的半導(dǎo)體裝置。圖1是表示半導(dǎo)體裝置的剖面圖。參照?qǐng)D1，在半導(dǎo)體襯底1上，形成包含將柵絕緣膜2夾在中間設(shè)置的柵電極3和1對(duì)源、漏區(qū)4a、4b的MOS晶體管T。MOS晶體管T通過分離氧化膜11與其他的MOS晶體管(圖中未示出)電絕緣。
形成氧化硅膜5以便覆蓋該MOS晶體管T。在氧化硅膜5上形成露出源、漏區(qū)4a的表面的接觸孔6。在該接觸孔6內(nèi)埋入多晶硅柱狀導(dǎo)電體7b。多晶硅柱狀導(dǎo)電體7b用接觸點(diǎn)6a與源、漏區(qū)4a進(jìn)行導(dǎo)電連接。
在氧化硅膜5上，形成包含第1多晶硅膜7c和第2多晶硅膜7d的存儲(chǔ)節(jié)點(diǎn)7a。存儲(chǔ)節(jié)點(diǎn)7a構(gòu)成電容器的下部電極。該存儲(chǔ)節(jié)點(diǎn)7a通過第2多晶硅膜7d與多晶硅柱狀導(dǎo)電體7b進(jìn)行導(dǎo)電連接。再有，該存儲(chǔ)節(jié)點(diǎn)7a的平面結(jié)構(gòu)將在下面進(jìn)行說明，它具有圖9中示出的平面結(jié)構(gòu)。
在存儲(chǔ)節(jié)點(diǎn)7a的表面上將電容器絕緣膜8夾在中間形成單元板9。單元板9構(gòu)成電容器的上部電極。形成層間絕緣膜10以便覆蓋該單元板9。
在上述的半導(dǎo)體裝置中，從存儲(chǔ)節(jié)點(diǎn)7a的上表面朝向氧化硅膜5的表面附近設(shè)置存儲(chǔ)節(jié)點(diǎn)凹部7e。通過該存儲(chǔ)節(jié)點(diǎn)凹部7e側(cè)表面謀求擴(kuò)大電容器的電極的表面積，可確保電容器的電荷存儲(chǔ)量。再有，通過應(yīng)用在表面具有微細(xì)的凹凸的所謂粗面的多晶硅膜作為第2多晶硅膜7d，可進(jìn)一步確保電容器的電荷存儲(chǔ)量。
特別是在具有上述結(jié)構(gòu)的存儲(chǔ)節(jié)點(diǎn)是厚膜存儲(chǔ)節(jié)點(diǎn)的情況下，如以上所述，有必要在存儲(chǔ)節(jié)點(diǎn)之下形成位線。因此，為了埋入位線，必須使氧化硅膜5的膜厚形成得更厚。此時(shí)，在現(xiàn)有的制造方法中，如已說明了的那樣，形成用于將存儲(chǔ)節(jié)點(diǎn)與源、漏區(qū)進(jìn)行導(dǎo)電連接的的接觸孔是困難的。在本結(jié)構(gòu)的半導(dǎo)體裝置中，可解決該問題。以下，按照制造工序說明這一點(diǎn)。
參照?qǐng)D2，p型半導(dǎo)體襯底1上用LOCOS法等形成分離氧化膜11。其后，將柵絕緣膜2夾在中間形成柵電極3。其后，將柵電極3等作為掩模進(jìn)行離子注入，形成n型的1對(duì)源、漏區(qū)4a、4b。由此形成MOS晶體管T。其次，用CVD法等形成氧化硅膜5a以便覆蓋該MOS晶體管T。在該氧化硅膜5a上形成露出源、漏區(qū)4b的表面的接觸孔。在氧化硅膜5a上用CVD法等形成多晶硅膜以便埋入該接觸孔。通過進(jìn)行規(guī)定的光刻工藝對(duì)多晶硅膜進(jìn)行刻蝕，形成位線16。位線16與源、漏區(qū)4b進(jìn)行導(dǎo)電連接。其后，在氧化硅膜5a上用CVD法等形成多晶硅膜5b，以便覆蓋該位線16。再有，在圖2中，由于位線16被埋入于氧化硅膜5內(nèi)，故用虛線來表示。此外，在以下示出的工序圖中，省略位線。
其次，參照?qǐng)D3，在氧化硅膜5上進(jìn)行規(guī)定的光刻工藝。然后，通過對(duì)氧化硅膜5進(jìn)行各向異性刻蝕，形成露出源、漏區(qū)4a的表面的接觸孔6。接觸孔6的接觸直徑設(shè)為0.3微米。用CVD法等形成約7000埃厚的多晶硅膜7以便充填該接觸孔6。多晶硅膜7用接觸點(diǎn)6a與源、漏區(qū)4a進(jìn)行導(dǎo)電連接。
其次，參照?qǐng)D4，在多晶硅膜7上進(jìn)行規(guī)定的光刻工藝，在接觸孔6的上方形成具有開口圖形的光致抗蝕劑12。再有，開口的直徑設(shè)為0.5微米，作成比接觸孔6的開口直徑0.3微米大的直徑。
其次，參照?qǐng)D5，以圖4中示出的光致抗蝕劑12作為掩模對(duì)多晶硅膜7進(jìn)行各向異性刻蝕，形成開口部分13。通過開口部分13，露出接觸孔6的開口端6b，即，氧化硅膜5的表面的一部分。此外，從該氧化硅膜5的表面的下方，露出接觸孔6內(nèi)埋入的多晶硅膜的上端面。接觸孔6內(nèi)留下的多晶硅膜為多晶硅柱狀導(dǎo)電體7b。
在現(xiàn)有的制造方法中，作為開口部分，有必要形成深度相當(dāng)于多晶硅膜6的厚度和氧化硅膜5的厚度加在一起的厚度的開口部分。因此，必須形成縱橫比大的開口部分，形成這樣的開口非常困難。如采用本發(fā)明，開口部分13的深度大體上相當(dāng)于多晶硅膜7的厚度。因此，可容易地形成開口部分13。此外，在該工序中，多晶硅柱狀導(dǎo)電體7b與多晶硅膜7暫時(shí)在導(dǎo)電方面分離開。其后，除去光致抗蝕劑。
其次，參照?qǐng)D6，在包含開口部分13的內(nèi)表面的多晶硅膜7上，用CVD法等再形成500埃厚的多晶硅膜14。通過多晶硅膜14使多晶硅7與柱狀導(dǎo)電體7b再次進(jìn)行導(dǎo)電連接。
其次，參照?qǐng)D7，形成具有規(guī)定的圖形的光致抗蝕劑15以便包含開口部分13。參照?qǐng)D8，以圖7示出的光致抗蝕劑15作為掩模對(duì)多晶硅膜14、7進(jìn)行各向異性刻蝕，露出氧化硅膜5的表面。其后除去光致抗蝕劑。由此，形成由第1多晶硅膜7c和第2多晶硅膜7d構(gòu)成的存儲(chǔ)節(jié)點(diǎn)7a。該存儲(chǔ)節(jié)點(diǎn)7a通過多晶硅柱狀導(dǎo)電體7b用接觸點(diǎn)6a與源、漏區(qū)4a進(jìn)行導(dǎo)電連接。此外，在存儲(chǔ)節(jié)點(diǎn)7a中形成存儲(chǔ)節(jié)點(diǎn)凹部7e。參照?qǐng)D9，存儲(chǔ)節(jié)點(diǎn)7a的平面形狀大致為一邊L1的長(zhǎng)度是1.8微米、另一邊L2的長(zhǎng)度是0.7微米的矩形。在其中央附近，形成直徑約0.4微米、深度約0.65微米的存儲(chǔ)節(jié)點(diǎn)凹部7e。
其后，參照?qǐng)D1，在存儲(chǔ)節(jié)點(diǎn)7a中通過絕緣膜8形成單元板9。由此，完成電容器的制造。形成氧化硅膜等層間絕緣膜10以便覆蓋單元板9，從而完成半導(dǎo)體裝置。
如采用上述的制造方法，特別是在圖5中示出的工序中，作為開口部分，形成大致相當(dāng)于多晶硅膜7的厚度的深度的開口即可。因此，可容易地形成開口部分。而且，在開口部分13內(nèi)很好地形成與埋入于接觸孔內(nèi)的柱狀導(dǎo)電體7b和多晶硅膜7進(jìn)行導(dǎo)電連接的多晶硅膜14。再者，通過在開口部分13內(nèi)形成的多晶硅膜14，增大存儲(chǔ)節(jié)點(diǎn)的電極的表面積。由此，容易地形成厚膜存儲(chǔ)節(jié)點(diǎn)與源、漏區(qū)4a進(jìn)行良好的導(dǎo)電連接的半導(dǎo)體裝置，可得到電特性優(yōu)良的半導(dǎo)體裝置。
實(shí)施例2作為用于對(duì)應(yīng)于高密度化的半導(dǎo)體裝置的一例，關(guān)于縮小存儲(chǔ)節(jié)點(diǎn)的形成區(qū)域時(shí)的半導(dǎo)體裝置進(jìn)行說明。半導(dǎo)體裝置的基本的剖面結(jié)構(gòu)與圖中示出的結(jié)構(gòu)大致相同，但存儲(chǔ)節(jié)點(diǎn)的尺寸變短。即，參照?qǐng)D10，存儲(chǔ)節(jié)點(diǎn)7a的平面形狀大致為一邊L3的長(zhǎng)度是1.5微米、另一邊L4的長(zhǎng)度是0.4微米的矩形。此時(shí)，在圖5中示出的工序中形成的開口部分13的開口直徑比圖8中示出的工序中形成的存儲(chǔ)節(jié)點(diǎn)7a的另一邊L4的長(zhǎng)度大。
因此，在剛形成開口部分13之后，第1多晶硅膜7c本身夾住開口部分，其一半與另一半暫時(shí)在導(dǎo)電方面分離。其后通過第2多晶硅膜7d對(duì)兩半部分的第1多晶硅膜和多晶硅柱狀導(dǎo)電體進(jìn)行導(dǎo)電連接。
如采用該結(jié)構(gòu)，隨著存儲(chǔ)節(jié)點(diǎn)形成區(qū)域的縮小，沒有必要縮小接觸孔6的直徑或開口部分的直徑。即，在變成開口直徑的情況下，即使縮小存儲(chǔ)節(jié)點(diǎn)的尺寸，開口直徑與存儲(chǔ)節(jié)點(diǎn)的尺寸相比相對(duì)地變大，也可進(jìn)行存儲(chǔ)節(jié)點(diǎn)與源、漏區(qū)的良好的導(dǎo)電連接。此外，也具有在存儲(chǔ)節(jié)點(diǎn)的光刻工藝時(shí)所要求的與接觸孔的重合容限變大的優(yōu)點(diǎn)。再者，因?yàn)闆]有必要縮小接觸孔的直徑，故可抑制柱狀導(dǎo)電體部分與源、漏區(qū)的接觸電阻的增加。
此外，如在實(shí)施例1中所述，可應(yīng)用在表面具有凹凸的所謂粗面的多晶硅膜作為第2多晶硅膜。此時(shí)，可進(jìn)一步增大存儲(chǔ)節(jié)點(diǎn)的表面積。再有，作為粗面多晶硅膜的形成方法的一例，可使用在特開平5-55505號(hào)公報(bào)中公開了的方法。
此外，作為多晶硅柱狀導(dǎo)電體，可形成摻磷的多晶硅膜。此時(shí)，可降低多晶硅柱狀導(dǎo)電體的電阻。結(jié)果，可進(jìn)一步提高半導(dǎo)體裝置的電特性。
再者，在上述的實(shí)施例中，就半導(dǎo)體襯底是p型，源、漏區(qū)是n型的情況進(jìn)行了說明，但不用說，也可適用于半導(dǎo)體襯底是n型，源、漏區(qū)是p型的情況。
再有，這里公開了的上述實(shí)施例只不過是例示，本發(fā)明的范圍由權(quán)利要求的范圍來表示，意圖是包含與權(quán)利要求中敘述的內(nèi)容相當(dāng)?shù)乃械淖兏?br>
如采用本發(fā)明的半導(dǎo)體裝置，首先，第1導(dǎo)電體部分通過第2導(dǎo)電體部分與柱狀導(dǎo)電體部分進(jìn)行導(dǎo)電連接，通過該柱狀導(dǎo)電體部分，第1導(dǎo)電體部分和包含第2導(dǎo)電體部分的下部電極與導(dǎo)電層進(jìn)行導(dǎo)電連接。與該導(dǎo)電層連接的柱狀導(dǎo)電層在絕緣膜的接觸孔內(nèi)形成。形成第2導(dǎo)電體部分是為了覆蓋在第1導(dǎo)電體部分中設(shè)置的、至少露出柱狀導(dǎo)電體部分的上端表面的開口部分。因此，開口部分的深度大體與相當(dāng)于第1導(dǎo)電體部分的厚度，在形成開口部分時(shí)，可容易地形成。結(jié)果，可容易地得到下部電極與導(dǎo)電層的導(dǎo)電連接良好的半導(dǎo)體裝置，同時(shí)可提高半導(dǎo)體裝置的電特性。
半導(dǎo)體裝置最好再具有第1導(dǎo)電型區(qū)域、第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)和柵電極。該第1導(dǎo)電型區(qū)域在半導(dǎo)體襯底的主表面上形成。第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)在第1導(dǎo)電型區(qū)域中隔開規(guī)定的間隔而形成。柵電極在由1對(duì)雜質(zhì)區(qū)夾住的第1導(dǎo)電型區(qū)域上，將柵絕緣膜夾在中間而形成。導(dǎo)電層包含1對(duì)雜質(zhì)區(qū)中的1個(gè)區(qū)域。
由此，可構(gòu)成單晶體管單電容器的存儲(chǔ)單元。
此外，最好以將2個(gè)第1導(dǎo)電體部分分離的方式來形成開口部分。
如采用這種方法，在隨著半導(dǎo)體裝置的高密度化需要縮小設(shè)計(jì)規(guī)則時(shí)，可在保持開口部分或接觸孔的各自的開口直徑的狀態(tài)下，縮小下部電極的尺寸。即，縮小下部電極的尺寸，開口部分的開口直徑相對(duì)地變大，即使是下部電極夾住開口部分而分離成2個(gè)部分的結(jié)構(gòu)，也可得到下部電極與導(dǎo)電層之間良好的導(dǎo)電連接。結(jié)果，可得到電特性優(yōu)良的高密度的半導(dǎo)體裝置。
此外，第2導(dǎo)電體部分的表面最好具有微細(xì)的凹凸。
此時(shí)，第2導(dǎo)電體部分的表面積進(jìn)一步增大，更多的電荷存儲(chǔ)于下部電極與上部電極之間。結(jié)果，可進(jìn)一步提高半導(dǎo)體裝置的存儲(chǔ)維持特性等電特性。
如采用該結(jié)構(gòu)，在絕緣膜上形成第2導(dǎo)電層時(shí)，也將第2導(dǎo)電層埋入接觸孔內(nèi)。第3導(dǎo)電層覆蓋露出埋入接觸孔的第2導(dǎo)電層的上端表面的開口部分，該接觸孔設(shè)置于絕緣膜上的第2導(dǎo)電層中。該開口部分的深度大體相當(dāng)于絕緣膜上的第2導(dǎo)電層的厚度即可。因此，沒有必要形成比較深的開口部分，故可容易地形成開口部分。絕緣膜上的第2導(dǎo)電層通過第3導(dǎo)電層與絕緣膜中形成的接觸孔內(nèi)的第2導(dǎo)電層進(jìn)行導(dǎo)電連接，該接觸孔內(nèi)的第2導(dǎo)電層與第1導(dǎo)電層進(jìn)行導(dǎo)電連接。結(jié)果，可容易地形成第1導(dǎo)電層與第2、3導(dǎo)電層的導(dǎo)電連接良好的半導(dǎo)體裝置。
形成開口部分的工序最好包含將第2導(dǎo)電層分離成兩個(gè)的工序。
此時(shí)，隨著半導(dǎo)體裝置的高密度化，即使縮小第2導(dǎo)電層的規(guī)定尺寸，也可在不縮小開口部分或接觸孔的開口直徑的情況下形成開口部分。即，開口部分的開口直徑比第2導(dǎo)電層的規(guī)定尺寸相對(duì)地變大，故在夾住開口部分的情況下將第2導(dǎo)電層分離為2個(gè)。分離為2個(gè)的第2導(dǎo)電層通過第3導(dǎo)電層與第1導(dǎo)電層進(jìn)行導(dǎo)電連接。由此，可容易地形成要求高密度化的半導(dǎo)體裝置。
此外，最好備有以下的工序。在半導(dǎo)體襯底的主表面上形成第1導(dǎo)電層。在第1導(dǎo)電型區(qū)域上隔開規(guī)定的間隔形成第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)。在由1對(duì)雜質(zhì)區(qū)夾住的第1導(dǎo)電型區(qū)域上將柵絕緣膜夾在中間形成柵電極。在主表面上形成絕緣膜以便覆蓋柵電極。
由此，可形成備有單晶體管單電容器的存儲(chǔ)單元。
此外，形成第3導(dǎo)電層的工序最好包含形成表面上具有微細(xì)的凹凸的多晶硅膜。
此時(shí)，可增大第3導(dǎo)電層的表面積，可在第3導(dǎo)電層和第4導(dǎo)電層之間存儲(chǔ)更多的電荷。結(jié)果，可進(jìn)一步提高半導(dǎo)體裝置的存儲(chǔ)維持特性等的電特性。
此外，形成第2導(dǎo)電層的工序最好包含形成摻磷的多晶硅膜。此時(shí)可降低第2導(dǎo)電層的電阻，可提高半導(dǎo)體裝置的工作特性。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，備有在半導(dǎo)體襯底的主表面上形成的導(dǎo)電層；在包含所述導(dǎo)電層的所述半導(dǎo)體襯底的主表面上形成的絕緣膜；為了露出所述導(dǎo)電層的表面而在所述絕緣膜上設(shè)置的接觸孔中以不超過該接觸孔的上端的方式埋入導(dǎo)電體而形成的柱狀導(dǎo)電體部分；下部電極，包括第1導(dǎo)電體部分和第2導(dǎo)電體部分，第1導(dǎo)電體部分在包含所述接觸孔上方的所述絕緣膜上的規(guī)定區(qū)域中形成，同時(shí)至少具有露出所述柱狀導(dǎo)電體部分的上端表面的開口部分，第2導(dǎo)電體部分在所述開口部分內(nèi)在該開口部分的側(cè)面、所述絕緣膜的表面、所述柱狀導(dǎo)電體部分的上端表面上形成，而且在所述第1導(dǎo)電體部分的上表面上形成，使所述柱狀導(dǎo)電體部分與所述第1導(dǎo)電體部分進(jìn)行導(dǎo)電連接；上部電極，包括第3導(dǎo)電體部分，第3導(dǎo)電體部分在所述第2導(dǎo)電體部分的表面上將電介質(zhì)膜夾在中間而形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還備有在所述半導(dǎo)體襯底的主表面上形成的第1導(dǎo)電型區(qū)域；在所述第1導(dǎo)電型區(qū)域中隔開規(guī)定的間隔而形成的第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)；在由所述1對(duì)雜質(zhì)區(qū)夾住的所述第1導(dǎo)電型區(qū)域上，將柵絕緣膜夾在中間而形成的柵電極；所述導(dǎo)電層包含所述1對(duì)雜質(zhì)區(qū)中的1個(gè)區(qū)域。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于形成所述開口部分，將所述第1導(dǎo)電體部分分離成2部分。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第2導(dǎo)電體部分在該第2導(dǎo)電體部分表面具有微細(xì)的凹凸。
5.一種半導(dǎo)體裝置的制造方法，其特征在于，備有下述工序在半導(dǎo)體襯底的主表面上形成第1導(dǎo)電層的工序；在所述主表面上形成絕緣膜以便覆蓋所述第1導(dǎo)電層的工序；在所述絕緣膜上形成露出所述第1導(dǎo)電層的表面的接觸孔的工序；在包含所述接觸孔內(nèi)的所述絕緣膜上的規(guī)定區(qū)域中形成第2導(dǎo)電層的工序；在所述第2導(dǎo)電層中露出所述絕緣膜的表面的同時(shí)，從該絕緣膜的表面的下方形成露出所述第2導(dǎo)電層的上端表面的開口部分的工序，所述第2導(dǎo)電層在所述接觸孔內(nèi)形成；在所述開口部分中的該開口部分的側(cè)面、所述絕緣膜的表面和所述第2導(dǎo)電層的上端表面及所述第2導(dǎo)電層的上表面形成第3導(dǎo)電層的工序；在所述第3導(dǎo)電層上將電介質(zhì)膜夾在中間而形成第4導(dǎo)電層的工序。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述開口部分的工序包括將上述絕緣膜上形成的所述第2導(dǎo)電層分離為兩個(gè)的工序。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于，還備有下述工序在所述半導(dǎo)體襯底的主表面上形成第1導(dǎo)電型區(qū)域的工序；在所述第1導(dǎo)電型區(qū)域中隔開規(guī)定的間隔而形成第2導(dǎo)電型的1對(duì)雜質(zhì)區(qū)的工序；在由所述1對(duì)雜質(zhì)區(qū)夾住的所述第1導(dǎo)電型區(qū)域上，將柵絕緣膜夾在中間而形成柵電極的工序。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于，所述形成第3導(dǎo)電體的工序包括形成在表面具有微細(xì)的凹凸的多晶硅膜的工序。
9.根據(jù)權(quán)利要求5～8的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，所述形成第2導(dǎo)電體的工序包括形成摻磷的多晶硅膜的工序。
全文摘要
提供一種電容器與晶體管的導(dǎo)電連接良好的半導(dǎo)體裝置及其制造方法。作為電容器的下部電極的存儲(chǔ)節(jié)點(diǎn)7a通過覆蓋第1多晶硅膜7c上形成的開口部分13的第2多晶硅膜7d,與埋入于接觸孔6內(nèi)的多晶硅柱狀導(dǎo)電體7b進(jìn)行導(dǎo)電連接。再者,該多晶硅柱狀導(dǎo)電體通過接觸點(diǎn)6a與MOS晶體管T的源、漏區(qū)4a進(jìn)行導(dǎo)電連接。
文檔編號(hào)H01L21/8242GK1186343SQ9711617
公開日1998年7月1日 申請(qǐng)日期1997年8月8日 優(yōu)先權(quán)日1996年12月24日
發(fā)明者中谷康雄 申請(qǐng)人:三菱電機(jī)株式會(huì)社