專利名稱：制造半導體結構的方法
技術領域：
本發(fā)明涉及半導體結構，特別是涉及改變某些半導體層晶界的取向。
一種在半導體工業(yè)和在模擬射頻(RF)器件工業(yè)中特別有用的器件是外延基區(qū)雙極晶體管。在某些結構中，外延基區(qū)雙極晶體管包括由鄰近多晶硅部分的外延部分組成的基區(qū)。一種晶體的“晶界”存在于多晶部分和基區(qū)的外延部分之間的界面處。晶界有一個特別的取向。這種取向的特性對器件的基區(qū)電阻(Rb)有著明顯的影響。本領域技術人員眾所周知，對射頻器件來說，基區(qū)電阻影響重要的特性參數(shù)，例如，功率增益和噪聲數(shù)值。故希望把Rb減到最小。
因此，需要一種用于影響和改變半導體層中晶界取向的方法，特別是用于影響和改變外延基區(qū)雙極晶體管基區(qū)中晶界取向的方法，以便有利地影響Rb。


圖1是外延基區(qū)雙極晶體管的一部分的剖面圖。
圖2-5是表示制造過程的各步驟中一種外延基區(qū)雙極晶體管一部分的剖面圖。
圖6-8是表示按照另一種制造方法制造的各步驟中外延基區(qū)雙極晶體管的一部分的剖面圖。
圖9-11是表示按照又一種制造方法的各工藝步驟中外延基區(qū)雙極晶體管的一部分的剖面圖。
圖1是外延基區(qū)雙極晶體管的一部分的剖面圖。圖1表示按照本發(fā)明優(yōu)選的方法制造的結構，特別表示了本說明書前述部分略述的Rb。圖1描述的外延基區(qū)雙極晶體管10包括外延集電區(qū)部分11。通過形成Locos(硅的局部氧化)氧化隔離區(qū)13、14限定一個通常朝向如箭頭12所示的器件中心的有源區(qū)。隔離區(qū)13、14與外延集電區(qū)部分11共同構成底層結構16。為了提供器件的基區(qū)，在底層結構16的上面淀積未摻雜的(也稱為本征的)半導體層17。典型地，采用眾所周知的低溫外延(LTE)技術進行淀積。在本申請中，利用硅烷和氫氣的混合物在800℃由減壓化學汽相淀積技術(RPCVD)淀積未摻雜的硅。當?shù)矸e未摻雜的半導體層17時，會有一外延部分18形成在外延集電極部分11上面，同時，多晶硅部分19、20將要分別形成在LOCOS隔離部分13、14上面。
接著，按著典型方法，用LTE技術淀積就地摻雜基區(qū)層21。這層可能是用硼作為P型雜質摻雜的硅或者硅鍺合金。通過把鍺烷和乙硼烷氣體加入硅烷和氫氣中，在RPCVD生長過程中把鍺和硼摻進該膜中。典型的硼濃度范圍為1018-1019原子/cm3，鍺含量在10-20%原子/cm3范圍內。如圖所示，在形成非摻雜層17之后緊接著相對于多晶硅部分和外延部分形成基區(qū)層21。然后，把層21中的摻雜劑擴散到未摻雜層17中，這兩層共同作為基區(qū)。
其次，形成通常由箭頭24表示的“發(fā)射區(qū)疊層”。發(fā)射區(qū)疊層包括限定發(fā)射極接觸區(qū)27的氧化隔離層25、26。形成在發(fā)射極接觸區(qū)27處與有源區(qū)12接觸的多晶硅發(fā)射極28。由氮化物部分29、30把部分多晶硅發(fā)射極28和有源區(qū)12隔開。此外，沿發(fā)射區(qū)疊層24的兩側設置側壁隔離層32、33，該隔離層分別由TEOS隔離部分34、35和氮化物側壁36、37組成。隔離層32、33分別將基區(qū)接觸區(qū)22、23與有源區(qū)12隔離，并且為摻雜提供掩模和必要的對準。
在形成發(fā)射區(qū)疊層24之前，對于一個典型的器件，可以把一薄層發(fā)射區(qū)摻雜劑(如砷)朝著有源區(qū)12的中心注入到基區(qū)層21中。
圖1的結構具有與按照本發(fā)明方法有關的具體特征。如前所述，對器件特性有重要影響的一個特性參數(shù)是Rb。參看圖1，對Rb起主要作用的是Rbx1和Rbx2。Rbx1是位于多晶硅區(qū)19端部和發(fā)射極接觸區(qū)27之間的層21和17中外延部分的電阻，如圖1所示。Rbx2是位于發(fā)射區(qū)疊層之下的層21和17中多晶硅部分的電阻，如圖1所示。
雖然蝕刻使Rb減到最小，因此也就是希望使Rbx1、Rbx2減到最小，但有幾個因素限制使這些參數(shù)減少到最小。例如，如果在區(qū)22、23中注入的摻雜劑(其為基區(qū)提供導電接觸)能至少到達Rbx2區(qū)，則可減少Rb。然而，區(qū)19、20的多晶硅性質防止摻雜劑向有源區(qū)12進行橫向擴散。而且，Rbx2包括多晶硅材料而不是外延材料，其結果增加了基區(qū)電阻。此外，Rbx1和Rbx2的組合長度直接影響Rb，該長度必須至少足以在晶界38的端部和發(fā)射區(qū)27之間(即表示Rbx1的點線之間的距離)提供0.3μm長度。本領域的普通技術人員都知道需要這個最小距離以避免產生不希望的發(fā)射區(qū)/基區(qū)漏電流。
為了清楚和簡化的目的，下面討論的優(yōu)選方法僅僅集中在器件的一半(左邊的一半)。應該知道，該方法對稱地適用于兩邊。按照與本發(fā)明一致的優(yōu)選方法，減少Rb的一種方案是對已經(jīng)淀積了的未摻雜層17進行退火，以便改變多晶硅部分19的晶粒邊界38的取向。如以前討論的那樣，當初始淀積未摻雜層17時，晶粒邊界起源于LOCOS隔離區(qū)13和集電區(qū)處延部分11之間的界面處。本領域的普通技術人員均知道LOCOS隔離區(qū)13有在其靠近有源區(qū)12的邊緣處形成變尖了的“鳥嘴”50的傾向。當?shù)矸e未摻雜的層17時，首先在邊緣50處形成晶界38。由于在靠近邊緣50的LOCOS區(qū)13向下傾斜的方向，晶粒邊界38有向內延伸、朝向有源區(qū)12中心的傾向。
參考圖2，按照優(yōu)選的方法，在形成集電極外延區(qū)11和LOCOS隔離結構13之后，利用LTE技術淀積厚度大約為1000-2000A的未摻雜層17。為了在LOCOS區(qū)13上面形成籽晶層，可以利用硅烷氣體，以便形成多晶硅部分19。
在淀積層17之后，用相當高的溫度，例如比1000℃還高的溫度，進行退火，以便再結晶多晶硅層17(部分19、20)，由此，改變晶界38的取向。這樣得到如圖3所示的結構。
通過退火改變了晶界38，并且形成了新的晶界55?，F(xiàn)在晶界55背向有源區(qū)12，而不是像晶界38那樣朝向有源區(qū)12。請注意，按照現(xiàn)在所述的方法，晶界55的起點基本上保持在LOCOS區(qū)13的邊緣50處。
參看圖4，用LTE技術生長基區(qū)21。典型地，基區(qū)層21就地摻雜Si或SiGe合金。注意，層21的多晶硅斜面要按照層17的斜面形成，像晶界55延伸所示那樣。參看圖5，接著按照公知的方法形成發(fā)射區(qū)疊層24。
上述方法最大的優(yōu)點是顯著地減少了Rbx2的長度。如上所述，Rbx1的長度必須保持大約0.3μm，以便防止發(fā)射區(qū)/基區(qū)漏電。然而，因為晶界55現(xiàn)在的指向是背離有源區(qū)12，而不是朝向有源區(qū)12的，故Rbx2的長度得到了明顯的減小。在某些器件中，可以使Rbx2的長度減少到初始的50%。因此，減小了Rb的總長度，結果，大大地減小了Rb的數(shù)值。
圖6-8表示按照本發(fā)明的另一種方法。這另一種方法類似于前面討論的方法。然而，采用更劇烈的退火使未摻雜層17再結晶，以便重新定位多晶硅的晶界，使其與有源層12相距相當大的距離。這種方法對進一步減小非本征基區(qū)電阻Rb提供了附加的有利條件，因為晶界60不再在與基區(qū)接觸的表面(已完成的器件的區(qū)域22)和有源區(qū)12的之間。此外，因晶界60被移動到離開有源區(qū)12一段距離的地方，為了增強與基區(qū)接觸而注入的摻雜劑就可以橫向擴散接近有源區(qū)12。
具體地說，該工藝按如下方法進行。參考圖6，按照以前討論的方法淀積未摻雜的層17。接著，按照以前的方法將未摻雜的層17退火，只是要用非常高的溫度和較長的時間，典型的條件是1150℃和3分鐘，以便使大部分未摻雜的層17再結晶。結果，單晶部分18基本上在背離有源區(qū)12的方向上延伸，因此晶界60被推離有源區(qū)12。
參看圖7，與前述的方法類似，利用前面討論的方法就地淀積Si或SiGe基區(qū)層。如圖7所示，基區(qū)層21的晶界61自然按照未摻雜層17的晶界60。因此，晶界60、61右邊的整個部分基本上是單晶。
在淀積層21以后，采用公知的光刻方法設置掩模部分62。接著，在箭頭63所指的區(qū)域注入外部摻雜劑(例如，硼)，以便提供與器件基區(qū)的有效接觸。
參看圖8，已按照公知的方法除去了掩膜62，并形成了發(fā)射區(qū)疊層24。由圖8所示的一個顯著的特征是區(qū)域65，在進行與發(fā)射區(qū)疊層24有關的工藝過程中，如圖7中63所示的注入能穿過區(qū)65進行橫向擴散。與晶界位于發(fā)射區(qū)疊層之下而防止摻雜劑的橫向擴散的結構相比，這種橫向擴散具有以前討論的Rb較低的優(yōu)點。
圖9-11表示按照本發(fā)明的第3種方法。這種方法考慮到有關由摻雜劑注入(如圖7中63所示的那樣)引起的位錯向有源區(qū)12的傳播。按照這一種方法，像前面討論的方法那樣，淀積未摻雜的層17，接著，像前面多次討論的方法那樣，將未摻雜層17退火，以便重新對晶界60定位使其背離有源區(qū)12。
按照現(xiàn)在討論的方法，在層17退火以后，進行離子注入步驟。如圖9所示，按照公知的光刻方法形成掩模68。接著，如箭頭69所示那樣注入摻雜劑摻雜劑提供一個器件的有效基區(qū)接觸，像本領域普通技術人員公知的那樣，摻雜劑可以是硼。
參看圖10，在摻雜步驟之后，為了激活摻雜劑對該結構進行退火，使摻雜劑向有源區(qū)12橫向擴散，很重要的是把晶體缺陷通過退火除掉，參看圖11，形成基區(qū)層21。接著制造發(fā)射區(qū)疊層24，結果，該結構與圖8所示的結構很類似。這種方法和前面討論的大多數(shù)方法之間的明顯區(qū)別是外部摻雜劑注入(這為器件提供了有效的基區(qū)接觸)發(fā)生在淀積基區(qū)層21之前面不是之后。此外，進行退火以激活和橫向擴散摻雜劑。并除去缺陷。當基區(qū)包含外延SiGe時，除掉缺陷是特別重要的。SiGe是假外延應變層，而且在機械方向是易碎的。來自該底層的缺陷可能在SiGe層中產生位錯，該位錯在接下來的各工藝過程中將在有源區(qū)中傳播。上述的位錯有產生不希望的發(fā)射區(qū)/基區(qū)電氣漏電的傾向。
正如將要進行評估的那樣，提供按照本發(fā)明的新方法，以便減小像外延基區(qū)雙極晶體管結構那樣的器件的基區(qū)電阻。其它方面的優(yōu)點是改變和移動晶界，以便在本質上降低基區(qū)電阻。
上面已說明了一些具體的方法，對于本領域普通技術人員來說，自然可進行顯而易見的修改和改進。因此，應當知道，本發(fā)明并不局限于上述討論和表示的具體方法，所附的權利要求包括了所有不脫離本發(fā)明的精神實質和范圍的改型。
權利要求
1.一種制造半導體結構(10)的方法，其特征是包括下列步驟設置底層結構(16)，包括外延區(qū)(11)和相鄰的隔離區(qū)(13)，該外延區(qū)與隔離區(qū)在界面(50)處相接；在底層結構(16)上面形成半導體層(17)，半導體層(17)包括起源于界面(50)處的晶界(38)，該晶界(38)有一個取向；以及改變晶界的取向。
2.按照權利要求1的一種方法，其中，晶界(38)在界面(50)處有一個起點，晶界取向有一個方向，所述改變晶界取向的步驟包括不移動晶界起點而改變晶界的方向。
3.根據(jù)權利要求1的一種方法，其中晶界(38)在界面(50)處有一個起點，晶界取向有一個方向，所述改變晶界取向的步驟包括改變方向并移動起點。
4.根據(jù)權利要求3的一種方法，其特征是包括下列步驟在半導體層(17)上面形成基區(qū)層(21)，在基區(qū)層中心部分上面形成掩模(62)，以及向基區(qū)層(21)注入雜質(63)。
5.一種制造半導體結構(10)的方法，其特征是包括下列步驟設置底層結構(16)，該底層結構包括具有一個中心(11)的有源層(12)和隔離層(13);在底層結構(16)上面淀積半導體層(17)，半導體層(17)的特征是包括外延部分(18)和多晶硅部分(19)，多晶硅部分(19)的特征是晶界(38)向有源區(qū)中心(11)延伸;改變多晶硅部分(19)的晶界(38)，以使晶界背離有源區(qū)的中心向外延伸。
6.根據(jù)權利要求5的一種方法，其中，改變晶界的步驟包括對半導體層進行退火。
7.按照權利要求6的一種方法，其中，晶界(38)有一個起點，改變晶界的步驟不使該起點有明顯的移動。
8.按照權利要求6的一種方法，其中，晶界(38)有一個起點，而改變晶界的步驟明顯地移動了該起點。
9.按照權利要求5的一種方法，其中，在把雜質(63)注入到半導體層(17)之后，進行在半導體層(17)上面淀積基區(qū)層(21)的步驟。
10.一種制造半導體結構(10)的方法，其特征是包括下列步驟淀積集電極外延層(11);形成有邊緣(50)的氧化物隔離區(qū)(13);淀積包括外延部分(18)和多晶硅部分(19)的未摻雜層(17)，多晶硅部分(19)有晶界(38);對未摻雜層(17)進行退火，以便改變多晶部分(19)的晶界(38);在未摻雜層(17)上面淀積基區(qū)層(21);在基區(qū)層上面形成發(fā)射區(qū)層(28)。
全文摘要
制造半導體結構的一種優(yōu)選的方法，包括改變一種外延基區(qū)雙極晶體管(10)的基區(qū)層(17、21)中多晶晶界(38)的方向和使其位置最佳。通過淀積將形成較低的基區(qū)部分的基區(qū)層(17)后對半導體結構進行退火，可以實現(xiàn)晶界(38)的改變。改變晶界(38)對降低基區(qū)電阻(Rbx1，Rbx2)有明顯作用。降低基區(qū)電阻(Rbx1，Rbx2)能顯著地改善器件的性能。
文檔編號H01L29/10GK1111818SQ9510185
公開日1995年11月15日 申請日期1995年2月25日 優(yōu)先權日1994年2月28日
發(fā)明者埃道德·D·德弗里薩特, 約翰·W·斯蒂爾, N·戴維·西奧多 申請人:莫托羅拉公司