專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路裝置，特別是涉及對集成電路內(nèi)的電源系統(tǒng)進(jìn)行了改善的半導(dǎo)體集成電路。
在現(xiàn)有的動態(tài)隨機(jī)存取存儲器(DRAM)中，較之直接應(yīng)用外加電源，當(dāng)然，希望用集成電路自身來產(chǎn)生電壓。即便是在集成電路內(nèi)部所必須的電壓電平為多種的情況下，用集成電路自身產(chǎn)生電壓的辦法也可使接在集成電路上的外加電源為單一電源。
在現(xiàn)有的DRAM中，所采取的方法是把外加電源電壓作成為單一電壓，其余所必須的電壓在集成電路內(nèi)部產(chǎn)生。內(nèi)部電壓產(chǎn)生電路有以下幾種供給基板電位或阱電位的基板電位產(chǎn)生電路、用做內(nèi)部電源的內(nèi)部電源電壓產(chǎn)生電路、用做內(nèi)部基準(zhǔn)電位的基準(zhǔn)電位產(chǎn)生電路，等等。
作為用做內(nèi)部電源的電壓產(chǎn)生電路，有升壓電路和降壓電路。這些內(nèi)部電壓產(chǎn)生電路被用來提高集成電路對外部電源電壓的動作容限和確?？煽啃?。特別是近年來有使外加電源電壓低電壓化的傾向，從而提出了內(nèi)含升壓電路的DRAM。
現(xiàn)有技術(shù)的構(gòu)成例示于圖21(a)-(d)。示于該圖(a)的是不用內(nèi)部電源電壓產(chǎn)生電路的例子，字線驅(qū)動采用自舉電路方式，外圍電路直接使用外加電壓。例如，在1M的DRAM和4M的DRAM中就采取了這種方式。
示于該圖(b)的是把內(nèi)部降壓電位產(chǎn)生電路的輸出用作外圍電路的電源的方法，例如在16M的DRAM中就采用了這種方式。
示于該圖(c)和(d)的例子是為了與外加電源電壓的低電壓化相適應(yīng)，不采用自舉方式，而把升壓電位產(chǎn)生電路的輸出用作字線驅(qū)動系統(tǒng)電路的電源。其中(c)示出的是把外加電源電壓直接用做外圍電路的電源的例子。(d)示出的是把內(nèi)部降壓電位產(chǎn)生電路用做外圍電路電源的例子。這些方式可以考慮用于例如64M的DRAM中。
如前所述，在現(xiàn)有技術(shù)中把產(chǎn)生比外加電源電壓還低的降壓電位產(chǎn)生電路用作DRAM的外圍電路的電源，以及把產(chǎn)生比外加電源電壓還高的升壓電位產(chǎn)生電路用作字線驅(qū)動系統(tǒng)電路的電源。
但是，如圖22所示，現(xiàn)有技術(shù)的內(nèi)部電源電壓系統(tǒng)的升壓電路由外加電位VCC驅(qū)動，并把電位VCC升壓到內(nèi)部升壓電位ΦP。降壓電路也與此相同，將輸入的電位VCC降壓為內(nèi)部降壓電位ΦD。若采用這樣的構(gòu)成，則當(dāng)電位VCC的電平變動時，內(nèi)部升壓電位ΦP和內(nèi)部降壓電位ΦD的電位電平將隨著一起變動。
在集成度低且動作速度比較慢的一代DRAM中，上述變動處于允許誤差的范圍之內(nèi)，但考慮今后的64M、256M、1G、…這樣的超大規(guī)模集成和超高速動作的一代DRAM時，內(nèi)部電源電壓的微弱的變動就足以形成誤動作的根源。
本發(fā)明是鑒于上述各點而發(fā)明的，其目的是提供一種即使外加電源電位發(fā)生了變化也可抑制內(nèi)部電源電位變化的半導(dǎo)體集成電路。
為了實現(xiàn)上述目的，本發(fā)明的半導(dǎo)體集成電路裝置的特征是具備有集成電路部件、電位變換裝置及電位產(chǎn)生裝置。上述電位變換裝置通過用某一電位電平進(jìn)行限制的辦法把外加進(jìn)來且有電位電平變動的第1電位變換成可得到電位變動小的恒定電位區(qū)域的第2電位。上述電位產(chǎn)生把上述第2電位用做電源進(jìn)行驅(qū)動，并產(chǎn)生第3電位。此第3電位至少被用做上述集成電路的動作電源。
本發(fā)明還具有這樣的特征上述變換裝置是一種用某一電位電平限制第1電位的降壓電路。上述產(chǎn)生裝置是一種把上述第2電位用做電源進(jìn)行驅(qū)動的升壓電路，在保持反映上述第2電位的恒定電位區(qū)域不變的情況下對上述第3電位進(jìn)行升壓。
此外，本發(fā)明所涉及的半導(dǎo)體集成電路裝置的其它方案的特征是具備有集成電路部件、變換裝置、第1產(chǎn)生裝置和第2產(chǎn)生裝置。變換裝置把外加的且有電位電平變動的第1電位通過用某一電位電平進(jìn)行限制的辦法變換成可得到電位變動小的恒定電位區(qū)域的第2電位。第1產(chǎn)生裝置把上述第2電位用做電源進(jìn)行驅(qū)動并產(chǎn)生第3電位。此第3電位至少用做上述集成電路部件內(nèi)部的電路的動作電源。第2產(chǎn)生裝置利用第3電位產(chǎn)生第4電位。該第4電位至少被用作上述集成電路部件內(nèi)部的其它電路的動作電源。
本發(fā)明的半導(dǎo)體集成電路裝置的又一方案的特征是具備有集成電路部件、變換裝置、第1產(chǎn)生裝置、第2產(chǎn)生裝置和第3產(chǎn)生裝置。上述變換裝置通過用某一電位電平進(jìn)行限制的辦法把外加的且有電位電平變動的第1電位變換為可得到電位變動小的恒定電位區(qū)域的第2電位。上述第1產(chǎn)生裝置以上述第2電位為電源進(jìn)行驅(qū)動并產(chǎn)生第3電位。上述第2產(chǎn)生裝置應(yīng)用上述第3電位產(chǎn)生至少用做上述集成電路部件內(nèi)的電路的動作電源的第4電位。上述第3產(chǎn)生裝置把上述第2電位用做電源進(jìn)行驅(qū)動并產(chǎn)生第5電位。第5電位用做上述集成電路部件內(nèi)的其他電路的動作電源。
如果是具有上述結(jié)構(gòu)的半導(dǎo)體集成電路裝置，則產(chǎn)生用于至少使集成電路動作的第3電位的產(chǎn)生裝置把第2電位用作電源進(jìn)行驅(qū)動。上述第2電位通過用某一電位電平限制外加第1電位的辦法而獲得電位變動小的恒定電位區(qū)域。即由于用第2電位作為其動作電源，故即使外加第1電位發(fā)生了變動產(chǎn)生裝置的動作狀態(tài)也基本不變。所以，用此產(chǎn)生裝置可以恒定地產(chǎn)生變動小的第3電位。
再有，如果變換裝置是降壓電路而上述產(chǎn)生電路是保持反映上述第2電位的恒定電位區(qū)域不變的狀態(tài)下而把上述第3電位進(jìn)行升壓的升壓電路，則除了可實現(xiàn)上述目的之外，在保持反映其恒定電位不變的情況下使得用某一電位電平對第1電位進(jìn)行了限制的第2電位升壓，就可得到第3電位。為此，和僅僅使之產(chǎn)生只用某一電位電平限制第1電位而得到的恒定電位區(qū)域的電位的裝置相比，還擴(kuò)大了第3電位的恒定電位區(qū)域的范圍。這樣，就擴(kuò)大了裝置的動作容限，更難于發(fā)生誤動作。充電泵電路是可以進(jìn)行這種升壓的升壓電路。
另外，用其它的形式也可得到同樣的作用。在此處所說的其它的形式中，把上述第2產(chǎn)生裝置做成為源跟隨器型降壓電路。這種源跟隨器型降壓電路中含有絕緣柵型FET，其漏極上加有上述第1電位并從源極輸出上述第4電位。該絕緣柵型FET的柵極上加有上述第3電位。按這種結(jié)構(gòu)，首先可以比較單純地構(gòu)成降壓電路。
而且，用第3電位(即升壓后的電位)驅(qū)動絕緣柵型FET。因此，可以擴(kuò)大具有降壓電位ΦD的恒定電位區(qū)域102的范圍，從而擴(kuò)大動作容限。
再有，當(dāng)使上述第3電位比上述降壓電位提高一個源跟隨器型絕緣柵型FET的閾值那么大的量值時，可以把上述降壓電位作為內(nèi)部電源電位設(shè)定為具有理想的變化率電位低的時候呈現(xiàn)出與外加的第1電位低時的變化率相同的變化率，電位高時，呈現(xiàn)出比外加第1電位高時的變化率小的變化率。
此外，另外一些其它形式也可以得到同樣的作用，而且，由于設(shè)有向集成電路供電的兩個供電系統(tǒng)，即第3電位系統(tǒng)和第5電位系統(tǒng)，故當(dāng)產(chǎn)生第4電位時，不受集成電路的影響。另外，由于設(shè)有第1和第2產(chǎn)生裝置，故可以分別獨立地設(shè)定用于產(chǎn)生第4電位的第3電位和用于集成電路的第5電位。
以下對附圖進(jìn)行說明

圖1是本發(fā)明的第1實施例的動態(tài)RAM的框圖。
圖2是示于圖1的升壓電路的框圖。
圖3是示于圖2的電壓控制電路的電路圖。
圖4是示于圖2的振蕩電路的電路圖。
圖5是示于圖2的緩沖電路的電路圖。
圖6是示于圖2的充電泵電路的電路圖。
圖7是示于圖1的源跟隨器型降壓電路的電路圖。
圖8是示于圖1的起動電路的電路圖。
圖9是示于圖1的字線驅(qū)動系統(tǒng)電路和外圍電路的局部電路圖。
圖10是示于圖9的電平移位器的電路圖。
圖11是概略性的框圖，它僅僅給出了示于圖1的動態(tài)RAM的主要部分。
圖12是一個概略性的框圖，它僅僅給出了本發(fā)明的第2實施例所涉及的動態(tài)RAM的主要部分。
圖13的概略性框圖僅僅給出了本發(fā)明的第3實施例所涉及的動態(tài)RAM的主要部分。
圖14的概略性框圖僅僅給出了本發(fā)明的第4實施例所涉及的動態(tài)RAM的主要部分。
圖15的電路圖示出了字線驅(qū)動系統(tǒng)電路的其它的例子。
圖16的電路圖示出了字線驅(qū)動系統(tǒng)電路的另外一種例子。
圖17的電路圖示出了字線驅(qū)動系統(tǒng)電路的另外一個例子。
圖18給出了內(nèi)部升壓電壓的特性，(a)為應(yīng)用現(xiàn)有技術(shù)的裝置所產(chǎn)生的內(nèi)部升壓電壓的特性圖，(b)為用本發(fā)明的裝置所得到的內(nèi)部升壓電壓的特性圖。
圖19示出了內(nèi)部降壓電壓的特性，(a)為用現(xiàn)有技術(shù)的裝置所得到的內(nèi)部降壓電壓的特性圖，(b)為用本發(fā)明的裝置所得到的內(nèi)部降壓電壓的特性圖。
圖20示出了內(nèi)部電源電壓的特性，(a)為用現(xiàn)有技術(shù)的裝置所得到的內(nèi)部電源電壓的特性圖，(b)為用本發(fā)明所涉及的裝置得到的內(nèi)部電源電壓的特性圖。
圖21示出了現(xiàn)有技術(shù)的動態(tài)RAM的方式，(a)圖示出了自舉電路方式，(b)圖示出了在自舉電路方式中，用降壓電位驅(qū)動外圍電路的方式，(c)圖示出了用升壓電位驅(qū)動字線的方式，(d)圖示出了在用升壓電位驅(qū)動字線的方式中用降壓電位驅(qū)動外圍電路的方式。
圖22示出了現(xiàn)有技術(shù)的動態(tài)RAM的內(nèi)部電源系統(tǒng)。
實施例以下，用實施例說明本發(fā)明。當(dāng)進(jìn)行這種說明之際，在所有附圖中給相同的部分注上相同的參照符號以避免重復(fù)說明。
圖1是本發(fā)明的第1實施例的動態(tài)RAM的框圖。
如圖1所示，在IC芯片內(nèi)設(shè)有用外加電壓VCC產(chǎn)生基準(zhǔn)電壓ΦR的基準(zhǔn)電壓產(chǎn)生電路2;加上外加電位VCC(外部電源)后，在規(guī)定時間之后輸出復(fù)位信號的電源接通復(fù)位電路3;在復(fù)位信號SR下降之前由基準(zhǔn)電位ΦR輸出內(nèi)部降壓電位ΦD的起動電路4;由降壓電位ΦD與接地電位GND的電位差驅(qū)動并把降壓電位ΦD升壓為降壓電路所使用的升壓電位ΦP1的降壓電路用升壓電路5;用升壓電位ΦP1控制并把外加電位VCC降壓為內(nèi)部降壓電位的源跟隨器型降壓電路6;由降壓電位ΦD與接地電位GND的電位差進(jìn)行驅(qū)動并把降壓電位ΦD升壓為字線驅(qū)動系統(tǒng)所用升壓電位ΦP2的字線驅(qū)動系統(tǒng)電路，用升壓電路7;分別含有用降壓電位ΦD與接地電位GND的電位差以及用升壓電位ΦP2與接地電位GND的電差進(jìn)行驅(qū)動的集成電路部件8。第1實施例所涉及的裝置是動態(tài)RAM，作為主要電路，在集成電路部分8中設(shè)有存儲單元陣列9、字線驅(qū)動系統(tǒng)電路10和外圍電路11。
下邊對其動作進(jìn)行說明。
加上外部電源之后，基準(zhǔn)電壓產(chǎn)生電路2產(chǎn)生基準(zhǔn)電壓ΦR，幾乎與此同時，電源接通復(fù)位電路輸出“H”電平的復(fù)位信號SR?！癏”電平的復(fù)位信號SR被輸入到起動電路4上，而基準(zhǔn)電壓ΦR則分別輸入到起動電路4、升壓電路5和7上去。起動電路4接受了基準(zhǔn)電壓ΦR的輸入和“H”電平的復(fù)位信號SR的輸入后導(dǎo)通，并在復(fù)位信號SR為“H”電平期間連續(xù)輸出降壓電位ΦD。降壓電位ΦD作為高電位電源供給升壓電路5和7以及集成電路部件8(字線驅(qū)動系統(tǒng)電路10、外圍電路11)。升壓電路5和7通過供給降壓電位ΦD而被加上了驅(qū)動電源。因此，升壓電路5和7導(dǎo)通并分別輸出升壓電位ΦP1和ΦP2。升壓電位ΦP1被輸入到源跟隨器型降壓電路6，升壓電位ΦP2作為高電位電源被供給集成電路部件(字線驅(qū)動系統(tǒng)電路10)。降壓電路6在升壓電位ΦP1為“H”電平期間持續(xù)導(dǎo)通，并把外加電位VCC降為降壓電位ΦD，繼續(xù)輸出降壓電位ΦD。這時，電源接通復(fù)位電路3與電源接通后到降壓電路6輸出降壓電位ΦD的這一時間的同時，把復(fù)位信號SR從“H”電壓下降為“L”電平。起動電路4接受到“L”電平的復(fù)位信號SR的輸入之后而截止，此后，由起動電路4代替降壓電路6輸出降壓電位ΦD。
下邊，對升壓電路5和7進(jìn)行說明。
圖2是示于圖1的降壓電路用升壓電路5和字線驅(qū)動系統(tǒng)電路用升壓電路7的框圖。
示于圖1的升壓電路5和7的構(gòu)成兩者相同，故參照一個附圖同時進(jìn)行說明。
如圖2所示，升壓電路5和7由電壓控制電路12、振蕩電路13、緩沖電路14、充電泵電路15和反饋通路16構(gòu)成。電壓控制電路輸入基準(zhǔn)電位ΦR并把升壓電位(升壓電路5和7的輸出)ΦP控制為設(shè)定電位。振蕩電路13以降壓電位ΦD與接地電位的電位差作為動作電源并用來自電壓控制電路12的控制信號S0、BS0(開頭的B表示反轉(zhuǎn)信號)進(jìn)行控制，并產(chǎn)生用于驅(qū)動充電泵電路的電容器的時鐘信號CLK。緩沖電路14以降壓電位ΦD與接地電位的電位差為動作電源并把時鐘信號CLK變換為適用于驅(qū)動充電泵電路的電容器的時鐘信號CLK0;充電泵電路15以降壓電位ΦD與接地電位的電位差作為動作電源，并用時鐘信號CLK0進(jìn)行控制把降壓電位ΦD升壓為升壓電位ΦP而輸出;反饋通路16把升壓電位ΦP反饋到電壓控制電路12上去。
下邊，參照升壓電路的各個方框的電路結(jié)構(gòu)，說明其動作。
圖3是示于圖2的電壓控制電路12的電路圖。
如圖3所示，電壓控制電路12主要由電壓產(chǎn)生單元17和控制信號產(chǎn)生單元18構(gòu)成。
外部電源接通后，基準(zhǔn)電位ΦR被輸入到電壓產(chǎn)生單元17的N溝MOSFET(以下稱之為NMOS)19的柵極。這樣一來，NMOS19導(dǎo)通，其漏極變?yōu)榈碗娢?。從NMOS19的漏極取出“L”電平的內(nèi)部電壓信號SC并把“L”電平的信號SC提供給控制信號產(chǎn)生單元18的倒相器20的輸入。倒相器20由降壓電位ΦD與接地電位的電位差驅(qū)動。當(dāng)把降壓電位ΦD供給到倒相器20的電源端子上時，倒相器20將輸出“H”電平的控制信號S0。信號S0又被供給于倒相器21的輸入。倒相器21也和倒相器20一樣由降壓電位ΦD和接地電位的電位差驅(qū)動。倒相器21輸出“L”電平的控制信號BS0。
另外，省略了關(guān)于基準(zhǔn)電壓產(chǎn)生電路2的具體電路，一般基準(zhǔn)電壓產(chǎn)生電路2是對外加電源電壓依賴性低的電路。
圖4是示于圖2的振蕩電路13的電路圖。
如圖4所示，振蕩電路13是一個環(huán)形振蕩器，它主要由互相串接的五級CMOS倒相器22-26和把最后一級倒相器26的輸出反饋到最初一級倒相器22的輸入上去的反饋回路27構(gòu)成。這五級CMOS倒相器22-26分別由降壓電位ΦD與接地電位的電位差驅(qū)動。
控制信號S0被輸入到PMOS28的柵極上。PMOS28的源極連到供有降壓電位ΦD的電源端子上，漏極連接到第二級倒相器23的輸入端。與此同時，控制信號S0還被輸入到NMOS30的柵極上。NMOS30的柵極連接到接地端子上，漏極連到第一級倒相器22的NMOS29的源極。
此外，控制信號BS0被輸入到PMOS32的柵極上。PMOS32的源極連到供有降壓電位ΦD的是源端子上，漏極連到第二級倒相器23的PMOS31的源極上。與此同時，控制信號BS0還被輸入到NMOS33的柵極上。NMOS33的源極連到接地端子上，漏極連到第三級倒相器24的輸入端。
由于在控制信號S0為“H”電平，BS0為“L”電平時，PMOS28和NMOS33截止，NMOS30和PMOS32導(dǎo)通，故五級CMOS倒相器22-26上分別供給動作電源。這樣，振蕩電路13激活，振蕩產(chǎn)生規(guī)定的時鐘信號CLK。
圖5是示于圖2的緩沖電路14的電路圖。
如圖5所示，緩沖電路14由互相串接的兩級倒相器33、34構(gòu)成。這兩級倒相器33、34分別由降電位ΦD與接地電位的電位差驅(qū)動。
時鐘信號CLK被供給到倒相器34的輸入端，并被變換成驅(qū)動充電泵電路15的適宜的時鐘信號CLK0從倒相器35輸出。
圖6是示于圖2的充電泵電路15的電路圖。
如圖6所示，充電泵電路15由兩個二極管36和37及兩個電容器38、39構(gòu)成。上述兩個二極管在供給降壓電位ΦD的電源端子和生成升壓電位ΦP而輸出的輸出端子之間正向互相串接。電容器38的一個電極連到二極管36的陰極與二極管37的陽極之間。另一電極連到供給時鐘信號CLK0的輸入端子上。電容器39的一個電極連到二極管37的陰極上，另一電極則接地。
當(dāng)把時鐘信號CLK0輸入到電容器38的另一電極上去的時候，二極管37的輸出節(jié)點的電位將變得比降壓電位ΦD還高，生成升壓電位ΦP。此升壓電位ΦP被反饋到示于圖3的電壓控制電路12的電壓產(chǎn)生單元17上去。
如圖3所示，電壓產(chǎn)生單元17在供給升壓電位ΦP的電源端子和接地端子之間串接有電阻40和41。電阻40和電阻41的連接點被連接到源極接地的NMOS42的柵極上去。
升壓電位ΦP使用由電阻40和電阻41組成的電阻分壓進(jìn)行電壓變換，變換成變換電位ΦS。在這里，變換電位ΦS與基準(zhǔn)電位ΦR進(jìn)行比較。在升壓電位ΦP比設(shè)定電位低時，NMOS42截止，反之則導(dǎo)通。
在NMOS42持續(xù)截止時，電壓產(chǎn)生單元17輸出“L”電平的內(nèi)部電壓信號SC，故將進(jìn)行上述那樣的動作。產(chǎn)生時鐘信號CLK和CLK0，故充電泵電路15持續(xù)使降壓電位ΦD升壓。
與此相反，在NMOS42已導(dǎo)通時，NMOS42將分別使PMOS43和PMOS44導(dǎo)通。PMOS43的源極連到供給外加電位VCC的電源端子上，漏極接到了NMOS19的漏極上。PMOS44的源極連接到提供給外加電位VCC的電源端子上，漏極連接到NMOS42的漏極上。因此，內(nèi)部電壓信號SC將變成“H”電平，控制信號S0變?yōu)椤癓”電平，BS0變?yōu)椤癏”電平。一旦控制信號S0變?yōu)椤癓”電平，BS0變?yōu)椤癏”電平，則示于圖4的振蕩電路13的NMOS30、PMOS32就截止，PMOS28和NMOS33導(dǎo)通。這樣，第一級和第二級倒相器22和23上將變?yōu)椴还┙o動作電源，從而未激活。第三級倒相器24的輸入上，在控制信號BS0為“H”電平期間，輸入“L”電平的信號，故倒相器24持續(xù)輸出“H”電平的信號。這樣，被固定為“H”電平而不產(chǎn)生時鐘信號CLK。于是，充電泵電路15不再使降壓電位ΦD升壓。
如上所述，示于圖1的升壓電路5和7兩者的結(jié)構(gòu)相同，但降壓電路驅(qū)動所用的升壓電位ΦP1和字線驅(qū)動系統(tǒng)電路所用的升壓電位ΦP2則可分別設(shè)定為不同的值。在這種情況下，例如緩沖電路14的晶體管的大小和阻抗，以及充電泵電路15的電容器的耦合比等可分別進(jìn)行調(diào)節(jié)以獲取最佳升壓電位。
下面對源極跟隨器型降壓電路6進(jìn)行說明。
圖7是示于圖1的源極跟隨器型降低電路6的框圖。
如圖7所示，降壓電路6由把漏極連接到供給外加電位VCC的電源端子上并從源極輸出降壓電位ΦD的NMOS45構(gòu)成，NMOS45是源極跟隨器型降壓電路的驅(qū)動器，NMOS45的柵極上供給來自升壓電路5的升壓電位ΦP1。此源極跟隨器型降壓電路6是具有利用NMOS45的閾值壓降來產(chǎn)生內(nèi)部降壓電位ΦD這種功能的電路。另外，降壓電路6的輸出為內(nèi)部降壓電位ΦD，但由于在接通電源時不動作，故附有起動電路4。起動電路4是在接通電源時僅在從電源接通到降壓電路6開始動作這段期間內(nèi)產(chǎn)生降壓電位ΦD的電路。
下面，說明起動電路4的構(gòu)成。
圖8是示于圖1的起動電路4的電路圖。
起動電路4是在外部電源接通時、在源極跟隨器型降壓電路6動作以前產(chǎn)生降壓電位ΦP的電路，其基本結(jié)構(gòu)與反饋式降壓電路相同。
外部電源接通之后，電源接通復(fù)位電路3輸出“H”電平的復(fù)位信號SR。將“H”電平的復(fù)位信號SR分別供給到PMOS46的柵極、NMOS47和48的柵極上。PMOS46的源極與供給外加電位VCC的電源端子相連接，NMOS47和48的源極接地。這樣，在接入外部電源之后的瞬間，PMOS46截止，NMOS47和48分別導(dǎo)通。
此外，基準(zhǔn)電位ΦR從基準(zhǔn)電壓產(chǎn)生電路輸入到NMOS49的柵極。NMOS49的源極被連接到NMOS47的柵極上。這樣，通過使NMOS49導(dǎo)通，NMOS49的漏極變?yōu)榈碗娢?。從NMOS49的漏極可以取出“L”電平的內(nèi)部電壓信號SCO。“L”電平的信號SC0被供給到PMOS51的柵極上。PMOS51的源極連到供給外加電壓VCC的電源端子上，漏極連到電阻50的一端。在電阻50的另一端與NMOS48的漏極之間插入有電阻52。PMOS51由于柵極輸入“L”電平的內(nèi)部電壓信號SCO而導(dǎo)通。這樣，將從PMOS51的漏極與電阻50的連接點上輸出降壓電位ΦD。在電阻50與電阻52的連接點上，還連接有其源極連到NMOS47的漏極上的NMOS53的柵極。降壓電位ΦD被用電阻50和52進(jìn)行的電阻分壓進(jìn)行電壓變換，變換成變換電位ΦS0。在此，變換電位ΦS0與基準(zhǔn)電位ΦR進(jìn)行比較。在降壓電位ΦD比設(shè)定電位低的時候，NMOS53截止。因此從NMOS49的漏極持續(xù)輸出“L”電平的內(nèi)部電壓信號SC0，使PMOS51的阻抗下降，使降壓電位ΦD上升到設(shè)定電位。
與此相反，在降壓電位變得比設(shè)定電位高的情況下，NMOS53將導(dǎo)通。NMOS42分別使PMOS54和PMOS55導(dǎo)通。PMOS54將源極連接到供給外加電位VCC的電源端子上。漏極連接到NMOS49的漏極上。PMOS55把源極連到供給外加電位VCC的電源端子上，把漏極連到NMOS53的漏極上。因此，使內(nèi)部電壓信號SC0變成“H”電平，使PMOS51的阻抗上升，使降壓電位ΦD下降到低于設(shè)定電位。
電源接通復(fù)位電路3產(chǎn)生復(fù)位信號SR。復(fù)位信號SR在投入外加電源時為高電平，隨后，即在示于圖1的降壓電路6變?yōu)殚_始輸出降壓電位ΦD的時刻變成“L”電平。一旦復(fù)位信號SR變成“L”電平時，PMOS46就導(dǎo)通，使PMOS51的柵極變成高電位，使PMOS51截止，進(jìn)而使NMOS47和48截止。這樣，起動電路4上就不供給動作電源。停止其動作。
以下，對示于圖1的集成電路部分8進(jìn)行說明。
圖9是示于圖1的字線驅(qū)動系統(tǒng)電路10和外圍電路11的部分電路圖。
如圖9所示，作為動態(tài)RAM的外圍電路11的例子，該圖示出了字線驅(qū)動器選擇電路56和行譯碼器電路57。此外，作為字線驅(qū)動系統(tǒng)電路10的例子，該圖示出了用升壓電位ΦP2驅(qū)動一條字線的字線驅(qū)動器電路。
字線驅(qū)動器選擇電路56由NAND門電路58構(gòu)成。上述NAND門電路58輸入多個地址信號，并將這些地址信號進(jìn)行組合之后輸出一個譯碼信號SDWL。同樣，行譯碼器電路57由NAND門電路59構(gòu)成。上述NAND門電路59輸入多個地址信號并將這些地址信號進(jìn)行組合之后，輸出一個譯碼信號SWL。這兩個NAND門電路58和59用降壓電位ΦD與接地電位之間的電位差驅(qū)動。
將譯碼信號SDWL供給到電平移位器60的輸入和倒相器61的輸入端。譯碼信號SDWL的最大電位在電平移位器60中實質(zhì)上被電平移位為升壓電位ΦP2的放大信號SD1WL。
在字線驅(qū)動器選擇電路56輸出“H”電平的譯碼信號SDWL的時候，從電平移位器60的輸出向PMOS62的源極供給“H”電平的放大信號SD1WL。因此，把動作電源供給由PMOS62和NMOS63組成的CMOS倒相器64，使倒相器64激活。倒相器64激活，根據(jù)來自行譯碼器57的譯碼信號SWL的“H”或“L”，向圖中沒有畫出來的字線輸出最大電位大體上為升壓電位ΦP2的升壓電位ΦP2WL，用升壓電位驅(qū)動字線。
若驅(qū)動字線的驅(qū)動器MOSFET是P溝型，則因為即使外加電源電壓低時也可把字線升壓得足夠高，所以是近年來引人注目的一種方式，在這種情況下，當(dāng)然希望作為電源供給字線驅(qū)動系統(tǒng)電路的升壓電位ΦP2為穩(wěn)定而無電位變動的電位。
另外，譯碼信號SWL的最大電位也在電平移位器65中被電平移位為升壓電位ΦP2的放大信號S1WL。
與上述相反，在字線驅(qū)動器選擇電路56輸出“L”電平的譯碼信號SDWL的時候，從電平移位器60的輸出向PMOS62的源極供給“L”電平的放大信號DS1WL。因此，CMOS倒相器64上就變得沒有動作電源了，倒相器64未被激活。這時，倒相器61輸出“H”電平的信號。將此“H”電平信號輸入到NMOS66的柵極，其漏極連接到倒相器64、而源極接地。這樣，NMOS66導(dǎo)通，在輸出“L”電平的譯碼器信號SDWL期間，倒相器64的輸出固定為“L”電平。倒相器66由降壓電位ΦD與接地電位之間的電位差驅(qū)動。
圖10是示于圖9的電平移位器60、65的電路圖。
示于圖9的電平移位器60和65的構(gòu)成相同，故參照一個附圖進(jìn)行說明。
如圖10所示，譯碼信號SDWL(或SWL)供給到源極接地的NMOS67的柵極和倒相器68的輸入上。
一旦把“H”電平的譯碼信號SDWL(或SWL)供到NMOS67的柵極上，則NMOS67導(dǎo)通，使源極與升壓電位ΦP2相連的PMOS68的柵極變成低電位。于是，PMOS68導(dǎo)通，輸出最大電位幾乎等于升壓電位ΦP2的放大信號SD1WL(或S1WL)。
另外，在把“L”電平的譯碼信號SDWL(或SWL)供給到NMOS67的柵極上時，NMOS67導(dǎo)通。這時，倒相器68輸出“H”電平的信號。此“H”電平的信號供給到源極接地且漏極連到PMOS68的漏極上的NMOS69的柵極。于是，NMOS69導(dǎo)通，在輸出“L”電平的譯碼信號SDWL(或SWL)的期間，把電平移位器60(或65)的輸出固定為“L”電平。此倒相器68由降壓電位ΦD與接地電位的電位差驅(qū)動。
在用上述第1實施例說明過的動態(tài)RAM中，包含著下面說明的重要結(jié)構(gòu)。
圖11是一個概略性的框圖。它僅僅示出了圖1所示的動態(tài)RAM的主要部分。
首先，把內(nèi)部降壓電路6的降壓電位ΦD用作電源驅(qū)動內(nèi)部升壓電路5和7。若采用把升壓電路5和7的動作電源當(dāng)作降壓電位ΦD的方式，則即使外加電壓VCC變動，升壓電路5和7的動作也幾乎不變化。就是說，采用用某一電位電平限制降壓電位ΦD的辦法，得到了電位變動小的恒定電位區(qū)域。要是此恒定電位區(qū)域中外加電位VCC發(fā)生變動，升壓電路5和7的動作電源電壓不變。于是，可以確保升壓電路5和7本身的動作容限。
此外，通過使降壓電位ΦD升壓，可以得到升壓電位ΦP。這不僅可以防止因外部電源電壓的變動而引起的內(nèi)部升壓電位ΦP的變動，還可以使半導(dǎo)體集成電路裝置用寬范圍的外部電源電壓工作。
圖18示出了內(nèi)部升壓電壓的特性。(a)為用現(xiàn)有技術(shù)的裝置得到的內(nèi)部升壓電壓的特性圖。(b)為用本發(fā)明所涉及的裝置得到的內(nèi)部升壓電壓的特性圖。
如圖18(a)所示，在通過使外部電源電位VCC升壓而得到的內(nèi)部升壓電位ΦP中，如圖中參照符號A所示，假定外部電源電壓從VCCa到VCCb的范圍內(nèi)變動，則內(nèi)部升壓電位ΦP在ΦPa到ΦPb的范圍內(nèi)變動。
如圖18(b)所示，通過用某一電位電平限制外部電源電位VCC，就會獲得降壓電位ΦD，該降壓電位ΦD得到了在IC內(nèi)部電源電壓變化率小的區(qū)域(即恒定電位區(qū)域100)。而且在保持反映在其恒定電位區(qū)域的狀態(tài)下將該降壓電位ΦD升壓以得到升壓電位ΦP。在這樣獲得的升壓電位ΦP中，具有IC內(nèi)部電源電壓變化率小的區(qū)域(恒定電位區(qū)域)101。因而，即使是外部電源電位從VCCa變化到VCCb，只要是在恒定電位區(qū)域101的范圍內(nèi)的變動，升壓電位ΦP就不會變化。于是，可以防止外部電源電壓的變動所帶來的內(nèi)部升壓電位ΦP的變動。如果是這樣的結(jié)構(gòu)，則無論把例如5V還是把3.3V的電源電壓供給半導(dǎo)體集成電路裝置，也能夠?qū)崿F(xiàn)使半導(dǎo)體集成電路裝置象正常情況一樣動作而沒有誤動作，即以寬范圍的外部電源電壓進(jìn)行的動作。
此外，若令升壓電路5和7的電源為降壓電路6的輸出電位，則也可以把升壓電位ΦP設(shè)定為低于外部電源電壓VCC，從而在外部電源電壓VCC高的情況下，也可以保證其動作。
再有，即便是在現(xiàn)有技術(shù)的裝置中，用電壓控制電路控制產(chǎn)生升壓電位ΦP的升壓電路，也可以形成IC內(nèi)部的升壓電位ΦP變化率小的區(qū)域，但由于升壓電位ΦP是用升壓電路產(chǎn)生的電位，故不可能設(shè)定得比作為升壓電路電源的電位VCC還低，只能在極其有限的區(qū)域內(nèi)形成升壓電位ΦP的變化率小的區(qū)域。此外，還將產(chǎn)生由于升壓電路的電源電位VCC的變動而使升壓電路的振蕩頻率或電流供給能力變化的問題。
此外，在第1實施例的裝置中，可以獨立地控制用于產(chǎn)生外圍電路驅(qū)動用降壓電位ΦD的升壓電位ΦP1和字線驅(qū)動用升壓電位ΦP2。
希望在考慮到動作速度、消耗電流和定時容限等等的情況下對用于產(chǎn)生降壓電位ΦD的升壓電位ΦP1進(jìn)行電位設(shè)定。另外字線驅(qū)動用的升壓電位ΦP2希望在考慮到存儲單元的暫停(pause)特性、傳輸晶體管特性、充放電電流和可靠性等等的情況下進(jìn)行電位設(shè)定。因而，通過獨立地變化升壓電位ΦP1和升壓電位ΦP2而使其最佳化，可以改善DRAM整體的特性。
再者，不僅在DC電位設(shè)定的自由度這一點上，而且在考慮AC動作的情況下使升壓電路獨立也是有效的。這是因為，供給到字線驅(qū)動系統(tǒng)電路10的升壓電位ΦP2，由于伴隨著字線驅(qū)動系統(tǒng)電路的動作要進(jìn)行充放電，故產(chǎn)生時間性的變動。因為在將此升壓電位ΦP2連接到作為源跟器型降壓電路的驅(qū)動器的MOSFET的柵極的情況下，供給到外圍電路11上去的降壓電位也隨著字線驅(qū)動系統(tǒng)電路的動作而變動，將引起動作容限的降低。
這一點如圖11所示，除去被設(shè)置為驅(qū)動字線驅(qū)動系統(tǒng)電路的升壓電路7之外，另設(shè)置一個用于向源極跟隨器型降壓電路6的驅(qū)動器MOSFET的柵極供給電位的升壓電路5。即，在第1實施例所涉及的裝置中，設(shè)有兩個供給升壓電位的供電系統(tǒng)。如果設(shè)置兩個供電系統(tǒng)，電路構(gòu)成將變得復(fù)雜，但由于向源極跟隨器型降壓電路6供給升壓電位ΦP1的升壓電路7電流能力可以極小，故電路的復(fù)雜化并不引起芯片尺寸的增大。因而，比起電路構(gòu)成變得復(fù)雜這一缺點來，由于可以獨立地設(shè)置用于產(chǎn)生降壓電位ΦD的升壓電位ΦP1和用于字線驅(qū)動的升壓電位ΦP2，使字線驅(qū)動系統(tǒng)電路10的動作不會引起用于產(chǎn)生降壓電位ΦD的升壓電位ΦP1的變動這一優(yōu)點更為突出。
此外，采用源極跟隨器型降壓電路6可以比較簡單地構(gòu)成降壓電路，還易于在IC內(nèi)部的多個地方分散配置降壓電路，故適于在IC中集成。
此外，如圖7所示，在源極跟隨器型降壓電路6中，在使用源極跟隨器型的NMOS45的情況下，把升壓電位ΦP1供給NMOS45的柵極較好。
圖19是給出內(nèi)部降壓電壓特性的特性圖。(a)是用現(xiàn)有的裝置所得到的內(nèi)部降壓電壓的特性圖，(b)是本發(fā)明所涉及的裝置的內(nèi)部降壓電壓的特性圖。
如圖19(a)所示，在把外加電壓VCC用某一電位進(jìn)行限制而得到的限制電位VC供給到NMOS45的柵極上去而得到降壓電位ΦD的情況下，降壓電位ΦD所具有的恒定電位區(qū)域102的范圍變窄。假定外部電源電壓超過恒定電位區(qū)域102的范圍變動到VCCa，則降壓電位ΦD將變?yōu)榻祲弘娢沪礑a。
這一點，如圖19(b)所示，在把降壓電位ΦD供到NMOS45的柵極而獲得降壓電位ΦD的情況下，降壓電位ΦP所具有的恒定電位區(qū)域102的范圍可以變寬，從而擴(kuò)大了動作容限。
此外，作為理想的內(nèi)部電源電壓，該內(nèi)部電源電壓在外部電源電壓VCC低的時候呈現(xiàn)出與此電壓VCC相同的變化率，反之，當(dāng)外部電源電壓高時呈現(xiàn)出比該電壓VCC的變化率小的變化率。即呈現(xiàn)示于圖19(b)的降壓電位ΦD的那種特性。為了實現(xiàn)這樣的特性，把升壓電位ΦP1供給NMOS45的柵極。而且，把升壓電位ΦP1設(shè)定為比降壓電位ΦD大一個NMOS45的閾值的量值;通過使升壓電位ΦP1降低一個NMOS45的閾值而得到的降壓電位ΦD變成示于圖19(b)那樣的特性。
下邊，對本發(fā)明的第2實施例所涉及的動態(tài)RAM進(jìn)行說明。
圖12是一個概略性的框圖，它僅僅畫出了本發(fā)明的第2實施例的動態(tài)RAM的主要部分。
如圖12所示，在把升壓電路5所產(chǎn)生的升壓電位ΦP2用做用于驅(qū)動字線的字線驅(qū)動系統(tǒng)電路10的電源，把降壓電路70所產(chǎn)生的降壓電位ΦD用做外圍電路11的電源的裝置中，把降壓電路70所產(chǎn)生的降壓電位ΦD用做升壓電路5的電源。
即使是這樣的結(jié)構(gòu)，由于升壓電路5把降壓電位ΦD用做電源，所以和第1實施例的裝置一樣，特別是如參照圖18(b)所說明過的那樣，能夠得到可以擴(kuò)大動作容限的效果。在本說明中，如已經(jīng)敘述過的那樣，由于希望使升壓電路5所產(chǎn)生的升壓電位ΦP2的輸出比之外部電源電壓也具有和內(nèi)部降壓電位的特性相同的恒定電位區(qū)域，所以用內(nèi)部降壓電路的輸出電位ΦD比直接用外部電源電壓VCC作為升壓電路5的驅(qū)動電源更為合適。
此外，在圖12所示的裝置中，和第1實施例一樣，把升壓電位分割為產(chǎn)生降壓電位所使用的升壓電位ΦP1和集成電路驅(qū)動所使用的升壓電位ΦP2。但在降壓電路所用的升壓電路7中，卻并不一定要用降壓電位ΦD驅(qū)動，因為僅僅驅(qū)動降壓電路70。此外，對降壓電路70來說，也不限于源跟隨器型，只要是可用某一電位電平限制外部電源電位VCC的電路即可。
下面，說明本發(fā)明的第3實施例的動態(tài)RAM。
圖13是一個概略性的框圖。它僅僅畫出了本發(fā)明的第3實施例的動態(tài)RAM的主要部分。
如圖13所示，升壓電位ΦP的供電系統(tǒng)不一定要設(shè)兩個系統(tǒng)。
即便是這樣的結(jié)構(gòu)，由于把降壓電位ΦD用作電源驅(qū)動升壓電路5，故和第1實施例的裝置一樣，特別像參照圖18(b)所說明的那樣，能夠獲得可擴(kuò)大動作容限的效果。
以下說明本發(fā)明第4實施例的動態(tài)RAM。
圖14是一個概略性的框圖。它僅僅畫出了本發(fā)明第4實施例的動態(tài)RAM的主要部分。
如圖14所示，升壓電位ΦP的供電系統(tǒng)未設(shè)兩個系統(tǒng)，而且也可以不把降壓電路做成為源極跟隨器型的降壓電路。
即便是這樣的結(jié)構(gòu)，由于是把降壓電位ΦD用作電源驅(qū)動升壓電路5，所以和第1實施例所涉及的裝置一樣，也可以擴(kuò)大動作容限。
本發(fā)明不局限于上述第1-第4實施例的裝置，本發(fā)明可有各種各樣的變形。
圖15的電路圖給出了字線驅(qū)動系統(tǒng)電路的其它的例子。
示于圖15的字線驅(qū)動系統(tǒng)電路和示于圖9的字線驅(qū)動系統(tǒng)電路有所不同。在示于圖9的電路中，把從字線驅(qū)動器選擇電路輸出的譯碼信號SDWL，用電平移位器60電平移位為電壓信號SD1WL。然后，用被電平移位后的電壓信號SD1WL驅(qū)動其輸出連于字線的倒相器63，并使之輸出電位ΦP2WL。
而在示于圖15的電路中設(shè)有NOR門電路70，它把來自字線驅(qū)動器選擇電路56的、經(jīng)過電平移位的譯碼信號BSD1WL(譯碼信號SDWL的反轉(zhuǎn)信號)作為一個輸入。NOR門電路的另一個輸入，是來自行譯碼器的電路57的已被電平移位的譯碼信號S1WL(譯碼信號SWL的反轉(zhuǎn)信號)。NOR門電路70僅在譯碼信號BSD1WL和S1WL同時為“L”電平的時候才輸出“H”電平的信號。此“H”電平的信號，用倒相器71使之變成“L”電平。此“L”電平信號被輸入倒相器64，使其輸出信號Φ2WL為“H”電平。也可以使字線驅(qū)動系統(tǒng)電路像這樣變形。
此外，雖然在上述實施例中沒有明示出來，在外圍電路11中含有可以用字線驅(qū)動所使用的升壓電路ΦP2的輸出驅(qū)動的電路。示于圖16和圖17的外圍電路11就是這樣的例子。此外，還有這樣的電路，在構(gòu)成用于譯碼的NAND，例如與示于圖9或圖15的NAND58和59相對應(yīng)的NAND的PMOS的柵極上，用示于圖10的那種電平移位電路輸入具有電壓ΦP2的振幅的信號，另一方面向NMOS的柵極上輸入具有電壓ΦD的振幅的信號。再者，圖中雖然沒有特別畫出來，外圍電路11中還包括可以用外部電源電壓VCC驅(qū)動的電路。
另外，有的情況下也用外部電源電壓VCC驅(qū)動升壓電路的一部分。例如，把它作成示于圖12的結(jié)構(gòu)時，降壓電路所使用的升壓電路7等也可以用外部電源電壓VCC驅(qū)動。
還有，在示于圖1的降壓電路6中，也可以采用和示于圖8的起動電路4相同的反饋式降壓電路。在采用反饋式降壓電路的時候，不需要降壓電路所使用的升壓電路。
此外，對于起動電路4來說，如第1實施例的裝置那樣，僅在其結(jié)構(gòu)需要起動電路4時才加上。另外，起動電路4基本上是降壓電路。
再有，第1實施例的裝置以具有較簡單結(jié)構(gòu)的動態(tài)RAM作為例子，但也可以把本發(fā)明用于具有其它結(jié)構(gòu)的動態(tài)RAM中去。例如，在動態(tài)RAM中，作為備用(standby)和動作(active)時的應(yīng)用，有的電路分別設(shè)有不同的升壓電路，在這種構(gòu)成中，本發(fā)明仍可使用。
再者，本發(fā)明不僅可用于動態(tài)RAM，在DRAM以外的其它半導(dǎo)體存儲裝置(例如EEPROM等等)中，在具備內(nèi)部降壓電位產(chǎn)生電路和內(nèi)部升壓電位產(chǎn)生電路這兩者的時候，也可應(yīng)用本發(fā)明。
再有，不僅存儲裝置，邏輯LSI中也可以應(yīng)用。這是因為在上述實施例中，可以獲得下面說明的效果。
圖20是示出內(nèi)部電源電壓的特性的附圖，(a)為用現(xiàn)有裝置所得到的內(nèi)部電源電壓的特性圖，(b)為本發(fā)明的裝置的內(nèi)部電源電壓的特性圖。
為了設(shè)定內(nèi)部電源電壓Φ，若限制外部電源電壓VCC的電位，如圖20(a)所示，就可以得到恒定電位區(qū)域103。
對此，如圖20(b)所示，限制外部電源電位VCC的電位且將其被限制的電位ΦL升壓、并設(shè)定內(nèi)部電源電壓Φ，則可進(jìn)一步擴(kuò)展恒定電位區(qū)域103的范圍。因而，在確保半導(dǎo)體集成電路裝置的動作容限方面是有效的。
還有，若為示于圖20(a)的方式，則內(nèi)部電源電壓Φ只能設(shè)定為低于外部電源電壓VCC的電壓。
但是，若為示于圖20(b)的方式時，則內(nèi)部電源電壓Φ不僅可以設(shè)定為低于外部電源電壓VCC，還可設(shè)定為高于外部電源電壓VCC，還可以設(shè)定各種各樣的內(nèi)部電源電壓。這樣，根據(jù)設(shè)于半導(dǎo)體集成電路內(nèi)的多個電路塊的各自的目的，可以分別設(shè)定電源電壓。應(yīng)用這一構(gòu)成，不言而喻，即使外部電源電壓VCC發(fā)生變動，上述內(nèi)部電源電壓Φ也幾乎不變。
如上述，本發(fā)明能夠提供半導(dǎo)體集成電路中的有效的電源電壓系統(tǒng)，該半導(dǎo)體集成電路的外電源是單一電源，芯片內(nèi)部具有升壓電路和降壓電路，并有效地保證半導(dǎo)體集成電路在寬范圍的外部電源電壓VCC下動作。還有一點，標(biāo)注于權(quán)利要求書中各結(jié)構(gòu)要件上的參照符號是為易于理解本發(fā)明而標(biāo)注的，并不是為把本申請要求保護(hù)的范圍限定于圖面所示的實施例的目的而加注的。
如以上說明的那樣，若采用本發(fā)明，就可提供一種即使外加電源電位有了變動也可以抑制內(nèi)部電源電位的半導(dǎo)體集成電路裝置。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其特征是具備有集成電路部件(8)；變換裝置(6)，它通過用某一電位電平進(jìn)行限制而把外加的、且有電位電平變動的第1電位變換為得到了電位變動小的恒定電位區(qū)域的第2電位；產(chǎn)生裝置(7)，它以上述第2電位作為電源進(jìn)行驅(qū)動，且產(chǎn)生至少用做上述集成電路部件中電路的電源的第3電位。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征是上述變換裝置(6)是用某一電位電平限制上述第1電位的降壓電路;上述產(chǎn)生裝置(7)是把上述第2電位作為電源進(jìn)行驅(qū)動、且在保持反映上述第2電位的恒定電位區(qū)域不變的情況下使上述第3電位升壓的升壓電路。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征是上述升壓電路(7)是充電泵電路(15)。
4.如權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征是上述第2電位被用做上述升壓電路(7)的電源，同時被用于上述集成電路部件(8)中其它電路的動作電源。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征是上述集成電路部件(8)是動態(tài)RAM，以上述第2電位為電源的集成電路是上述動態(tài)RAM的外圍電路(11)，以上述第3電位為電源的集成電路是上述動態(tài)RAM的字線驅(qū)動系統(tǒng)電路(10)。
6.一種半導(dǎo)體集成電路裝置，其特征是具備集成電路部件(8);變換裝置(4)，它通過用某一電位電平進(jìn)行限制的辦法把外加的、且有電位電平變動的第1電位變換成獲得了電位變動小的恒定電位區(qū)域的第2電位;第1電位產(chǎn)生電路(7)，它以上述第2電位作為電源進(jìn)行驅(qū)動并產(chǎn)生至少用做上述集成電路部件中電路的動作電源的第3電位;第2電位產(chǎn)生電路(6)，用上述第3電位產(chǎn)生至少用作上述集成電路部件內(nèi)其他電路的動作電源的第4電位。
7.如權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征是上述變換裝置(4)是用于使上述第1產(chǎn)生裝置起動的起動電路;上述第1產(chǎn)生裝置在上述第2產(chǎn)生裝置(6)產(chǎn)生了第4電位之后，用上述第4電位取代上述第2電位作為電源進(jìn)行驅(qū)動。
8.如權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征是上述變換裝置(4)含有用某一電位電平限制上述第1電位的降壓電路;上述第1產(chǎn)生裝置(7)是以上述第2電位為電源進(jìn)行驅(qū)動、且在保持反映上述第2電位的恒定電位區(qū)域不變的條件下使上述第3電位升壓的升壓電路;上述第2產(chǎn)生裝置(6)是含有絕緣柵FET的源跟隨器型降壓電路，而該絕緣柵FET的漏極上加有上述第1電位并從其源極輸出上述第4電位;在該絕緣柵FET的柵極上加有上述第3電位。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路裝置，其特征是上述第3電位被設(shè)定得比上述第4電位高出一個上述絕緣柵FET閾值的量值。
10.如權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征是上述集成電路部件(8)為動態(tài)RAM;以上述第4電位為電源的集成電路是上述動態(tài)RAM的外圍電路(11);以上述第3電位為電源的集成電路是上述動態(tài)RAM的字線驅(qū)動系統(tǒng)電路(10)。
11.一種半導(dǎo)體集成電路裝置，其特征是具備集成電路部件(8);變換裝置(4)，它通過用某一電位電平限制而將外加的、且有電位電平變動的第1電位變換為獲得了電位變動小的恒定電位區(qū)域的第2電位;第1產(chǎn)生裝置(7)，它以上述第2電位為電源進(jìn)行驅(qū)動并產(chǎn)生第3電位;第2產(chǎn)生裝置(6)，它用上述第3電位產(chǎn)生至少用作上述集成電路部件內(nèi)電路的動作電源的第4電位;第3產(chǎn)生電路(5)，它以上述第2電位作為電源進(jìn)行驅(qū)動并產(chǎn)生作為上述集成電路部件中其它電路的動作電源的第5電位。
12.如權(quán)利要求11所述的半導(dǎo)體集成電路裝置，其特征是上述集成電路部件(8)為動態(tài)RAM電路;以上述第4電位作為電源的集成電路是上述動態(tài)RAM的外圍電路(11);以上述第5電位作為電源的集成電路是上述動態(tài)RAM的字線驅(qū)動系統(tǒng)電路(10)。
全文摘要
一種即使外加電源變動也可抑制其內(nèi)部電源電壓變化的半導(dǎo)體集成電路裝置。該裝置包括集成電路部件、降壓電路及升壓電路。降壓電路用某一電位限制具有電位電平變動的外加電位V
文檔編號H01L21/70GK1113347SQ95101850
公開日1995年12月13日 申請日期1995年2月25日 優(yōu)先權(quán)日1994年2月25日
發(fā)明者金子哲也, 大澤隆 申請人:株式會社東芝