專利名稱：集成電路再生供電法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路的再生供電法。
現(xiàn)有技術(shù)中，帶有clock時(shí)鐘輸入端子的CMOS集成電路，所接收的用來(lái)操作CMOS集成電路的clock(或clock)時(shí)鐘信號(hào)源以及為支持CMOS集成電路正確接受操作的電源電壓VDD和Vss是由外部輸入的。當(dāng)外供源(clock、VDD、Vss)與CMOS集成電路相距較遠(yuǎn)的距離時(shí)，需用三根相應(yīng)長(zhǎng)度的導(dǎo)線分別將外供源與CMOS集成電路的三個(gè)輸入端子(VDD、V.ss、clock)相連接。上述這種供電法耗費(fèi)材料，(即傳輸導(dǎo)線)，造價(jià)比較高。
本發(fā)明的目的在于提供一種集成電路再生供電法，它比現(xiàn)有技術(shù)省略一根連接導(dǎo)線以及在特定條件下省略電源電壓VDD，并仍能保證CMOS集成電路正常工作。
本發(fā)明的任務(wù)是這樣實(shí)現(xiàn)的一種集成電路再生供電法，包括帶有clock輸入端子的CMOS集成電路和維持邏輯操作的外供源，其特殊之處在于交直流外供源的二根傳輸導(dǎo)線的輸出端連接有積分電路和耦合電路，由積分電路和耦合電路從外供源中分離出直流電壓VDD和時(shí)鐘信號(hào)clock分別供給CMOS集成電路中相對(duì)應(yīng)的輸入端子，輸入端子Vss則與其中一根導(dǎo)線輸出端直接相連;或者交流外供源的二根傳輸導(dǎo)線的輸出端直接與CMOS集成電路的二個(gè)輸端子clock、Vss相連接，同時(shí)在二根傳輸導(dǎo)線的輸出端跨接有檢波電路，由檢波電路從外供源的時(shí)鐘脈沖波形中檢取出來(lái)的直流電壓V′DD作為再生的直流電壓VDD供給CMOS集成電路。
上述積分電路是由將脈沖信號(hào)隔離的電阻R1和電容C1串聯(lián)構(gòu)成。耦合電路由將直流信號(hào)隔離的電容C2構(gòu)成。檢波電路由二極管D和電容C3串聯(lián)構(gòu)成。
本發(fā)明與現(xiàn)有技術(shù)不同之處在于帶有clock時(shí)鐘輸入端子的CMOS集成電路，其外供源與CMOS之間的連接只使用二根導(dǎo)線來(lái)完成。當(dāng)CMOS集成電路中的Vss端子不視為O時(shí)，外供源則由clock時(shí)鐘信號(hào)、直流電壓V、Vss串聯(lián)構(gòu)成。外供源傳輸導(dǎo)線的輸出端與CMOS集成電路之間連接有可分別將外供源交、直流信號(hào)分離的積分電路和耦合電路。當(dāng)CMOS集成電路中的Vss端子視為0時(shí)，外供源則只由clock時(shí)鐘信號(hào)源構(gòu)成，外供源的兩根傳輸導(dǎo)線的輸出端跨接有檢波電路，由它從時(shí)鐘脈沖波形中檢取出來(lái)的直流電壓V′DD作為CMOS集成電路的電源電壓VDD。
本發(fā)明所述的CMOS集成電路再生供電法，適合于外供源與集成電路相距較遠(yuǎn)時(shí)應(yīng)用，它用簡(jiǎn)單的電路取代了外供源的一根連接導(dǎo)線以及在CMOS集成電路中的Vss端子視為0時(shí)可省略直流電壓VDD。此方法在某些應(yīng)用場(chǎng)合中便會(huì)明顯突出其結(jié)構(gòu)簡(jiǎn)單、性能可靠、成本低的特點(diǎn)。對(duì)遠(yuǎn)距離供電提供了一種簡(jiǎn)單易行的方法。
附圖的圖面說(shuō)明

圖1為本發(fā)明的電路原理圖。
圖2為本發(fā)明CMOS集成電路中Vss端子視為0時(shí)的電路原理圖。
圖3為檢波電路原理圖。
圖4為圖3中檢波電容充電曲線示意圖。
圖5為CMOS4000系列的再生供電法的電路原理圖。
下面結(jié)合附圖作進(jìn)一步詳述下述方法可在外供源與CMOS集成電路相對(duì)較遠(yuǎn)距離時(shí)應(yīng)用。
如圖1，此電路原理應(yīng)用在CMOS集成電路的輸入端子Vss不視為0時(shí)的場(chǎng)合。外供源由clock時(shí)鐘信號(hào)、直流電壓VDD、Vss串聯(lián)構(gòu)成，GNO為參考點(diǎn)，在外供源兩根傳輸導(dǎo)線a、b的輸出端連接有積分電路，由電阻R1、電容C1構(gòu)成，由于CMOS器件具有極低的功耗和對(duì)電源供電中存在的峰至峰紋波電壓極高的容忍限度，因此可通過(guò)積分電路將外供源中的脈沖交流信號(hào)分隔，直流信號(hào)則加在CMOS集成電路的VDD輸入端子上，COMS集成電路的clock輸入端子與外供源傳輸導(dǎo)線a之間設(shè)有耦合電路，它由電容C2構(gòu)成，將直流信號(hào)隔離，方波脈沖信號(hào)經(jīng)電容c2加在clock端子上。傳輸導(dǎo)線b的輸出端與CMOS集成電路的Vss輸入端相連接。
如圖2圖3所示，在CMOS集成電路的應(yīng)用場(chǎng)合中，大都視輸入端子Vss為0，在這種情況下，采用此方法更簡(jiǎn)單。外供源只由clock時(shí)鐘信號(hào)源構(gòu)成，外供源的傳輸導(dǎo)線a的輸出端與CMOS集成電路的clock輸入端子相連，傳輸導(dǎo)線b與COMS集成電路的輸入端子Vss相連，在兩導(dǎo)線之間跨接有由二極管D和電容C3組成的峰值檢波電路，其輸出端與CMOS集成電路的輸入端子VDD相連，利用CMOS器件對(duì)電源供電中存在峰至峰紋波電壓極高的容忍限度的特點(diǎn)，利用檢波電路再生直流電壓V′DD，由此可省略外供源的直流電壓VDD及一根傳輸導(dǎo)線。如圖4所示是直流電壓V′DD形成曲線。由于外供源clock時(shí)鐘波形是一個(gè)周期性矩形脈沖序例，VDD·T′/T是它的付氏直流分量，但不能作為CMOS集成電路的電源，因?yàn)樗ǔＶ挥?/2VDD左右，解決辦法是利用峰值檢波電路檢取直流電壓，τ1、τ2分別是峰值檢波電容C3的充放電時(shí)間常數(shù)。τ1＝Rs·C3，τ2＝Rl·C3，Rs為外供源內(nèi)阻，Rl為負(fù)載電阻，通常Rl》Rs，因此易得到T＜τ1《τ2。由圖可見，峰值檢波電容C3上的電壓Vc由初始值0伏上升到V′DD所需周期T的個(gè)數(shù)及電壓V′DD接近于電壓VDD的程度均與充放電時(shí)間常數(shù)τ1、τ2成正比，當(dāng)τ2》T時(shí)，V′DD＝VDD-Vpn＝VDD。
如圖5所示，在COMS4000系列集成電路中，輸入端子VDD的內(nèi)部已有因其他目的而設(shè)置的二極管D，因此在此集成電路中還可省略檢波電路中的二極管D，使再生電路更為簡(jiǎn)單。
權(quán)利要求
1.集成電路再生供電法，包括帶有clock輸入端子的CMOS集成電路和維持邏輯操作的外供源，其特征在于交、直流外供源的二根傳輸導(dǎo)線的輸出端連接有積分電路和耦合電路。由積分電路和耦合電路從外供源中分離出直流電壓VDD和時(shí)鐘信號(hào)clock分別供給CMOS集成電路中相對(duì)應(yīng)的輸入端子VDD、clock，輸入端子VSS則與其中一根導(dǎo)線輸出端直接相連；或者交流外供源的二根傳輸導(dǎo)線的輸出端直接與CMOS集成電路的二個(gè)輸入端子VSS、clock相連接，同時(shí)在二根傳動(dòng)導(dǎo)線的輸出端跨接有檢波電路，由檢波電路從外供源的時(shí)鐘脈沖波形中檢取出來(lái)的直流電壓VDD作為再生的直流電壓VDD供給CMOS集成電路。
2.根據(jù)權(quán)利要求1所述的集成電路再生供電法，其特征在于積分電路是由將脈沖信號(hào)隔離的電阻R1和電容C1串聯(lián)構(gòu)成。
3.根據(jù)權(quán)利要求1所述的集成電路再生供電法，其特征在于耦合電路由將直流信號(hào)隔離的電容C2構(gòu)成。
4.根據(jù)權(quán)利要求1所述的集成電路再生供電法，其特征在于檢波電路由二極管D和電容C3串聯(lián)構(gòu)成。
全文摘要
本發(fā)明涉及一種為帶有clock輸入端子的 CMOS集成電路提供一種再生供電的方法，其特點(diǎn) 是維持邏輯操作的外供源只有兩根傳輸導(dǎo)線，根據(jù) CMOS集成電路應(yīng)用需要，可在傳輸線的輸出端與 CMOS集成電路的輸入端子clock、V
文檔編號(hào)H01L23/50GK1056378SQ9010256
公開日1991年11月20日 申請(qǐng)日期1990年4月30日 優(yōu)先權(quán)日1990年4月30日
發(fā)明者張守昌 申請(qǐng)人:張守昌