本技術(shù)涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種封裝結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、系統(tǒng)級(jí)封裝（system?in?package，sip）是將光電、數(shù)字/邏輯、射頻、存儲(chǔ)等多種不同功能的芯片，以芯片堆疊或封裝體堆疊的形式集成在一個(gè)封裝體內(nèi)，從而實(shí)現(xiàn)一個(gè)能實(shí)現(xiàn)多種功能的系統(tǒng)。

2、當(dāng)今新興領(lǐng)域（服務(wù)器、移動(dòng)設(shè)備、人工智能、汽車電子、數(shù)據(jù)存儲(chǔ)等）對(duì)數(shù)據(jù)運(yùn)算量的需求呈指數(shù)級(jí)增長，為了滿足高密度、高速率、高散熱、低功耗、低時(shí)延等高性能運(yùn)算的需求，現(xiàn)有的系統(tǒng)級(jí)封裝正朝著晶圓規(guī)模（wafer?scale）擴(kuò)展，即在一個(gè)硅晶圓上集成相同或不同功能的多個(gè)芯片模塊（die?module），形成晶圓規(guī)模的系統(tǒng)級(jí)封裝結(jié)構(gòu)。

3、現(xiàn)有每一個(gè)芯片模塊會(huì)包括一個(gè)貼裝在中介板（interposer）上的邏輯芯片（logic?die），以及位于該邏輯芯片兩側(cè)的中介板上的多個(gè)存儲(chǔ)芯片（memory?die），由于相鄰芯片模塊之間的邏輯芯片需要進(jìn)行通信或數(shù)據(jù)傳輸，即在芯片模塊之間的中介板中需要進(jìn)行布線以實(shí)現(xiàn)相鄰的芯片模塊的邏輯芯片之間的互連。

4、現(xiàn)有相鄰的芯片模塊的邏輯芯片之間的互連只能通過y方向的布線進(jìn)行連接，x方向由于相鄰邏輯芯片之間貼裝有存儲(chǔ)芯片，若果x方向進(jìn)行布線的話。會(huì)使得x方向布線的長度相對(duì)于y方向布線的長度增加，這會(huì)使得相鄰邏輯芯片之間在x方向上的通信速率會(huì)小于在y方向上的通信速率，影響了封裝結(jié)構(gòu)的性能，并且x方向布線時(shí)布線難度也會(huì)增加。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)要解決的問題提供一種封裝結(jié)構(gòu)及其形成方法，以提高封裝結(jié)構(gòu)中的芯片在不同方向的通信速率能保持一致或相差很小，并提高帶寬，從而提高了封裝結(jié)構(gòu)的性能。

2、為解決上述問題，本技術(shù)一方面提供了封裝結(jié)構(gòu)，其特征在于，包括：

3、基板，所述基板中具有用于行方向互連的若干分立的第一布線和用于列方向互連的若干分立的第二布線，所述第二布線的長度等于第一布線的長度；

4、若干第一芯片，所述若干第一芯片呈行列排布貼裝在所述基板的上表面，且沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連；

5、貼裝在所述第一芯片的背面的第二芯片，所述第二芯片與所述第一芯片電連接。

6、在可選的一實(shí)施例中，所述基板包括相對(duì)的上表面和下表面，所述基板的上表面具有若干分立的第一焊盤和若干分立的第二焊盤，每一個(gè)所述第一布線的兩端分別與相應(yīng)的兩個(gè)第一焊盤電連接，每一個(gè)所述第二布線的兩端分別與相應(yīng)的其他兩個(gè)第二焊盤電連接。

7、在可選的一實(shí)施例中，所述第一芯片包括相對(duì)的背面和有源面，所述第一芯片的背面具有若干分立的第一連接端子，所述第一芯片的有源面具有若干分立的第一焊接凸起，所述第一連接端子與相應(yīng)的所述第一焊接凸起電連接，且一部分所述第一焊接凸起與相應(yīng)的所述第一焊盤焊接在一起，進(jìn)而與相應(yīng)的所述第一布線電連接，另一部分所述第一焊接凸起與相應(yīng)的所述第二焊盤焊接在一起，進(jìn)而與相應(yīng)的所述第二布線電連接。

8、在可選的一實(shí)施例中，所述第二芯片包括相對(duì)的背面和有源面，所述第二芯片的有源面具有若干分立的第二焊接凸起；所述第二芯片與所述第一芯片電連接包括：所述第二焊接凸起與所述第一連接端子焊接在一起。

9、在可選的一實(shí)施例中，所述第一芯片為邏輯芯片，且所述第二芯片為存儲(chǔ)芯片。

10、在可選的一實(shí)施例中，沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連包括：沿行方向排布的兩相鄰所述第一芯片之間通過所述一部分第一焊接凸起和所述第一布線進(jìn)行互連，并進(jìn)行通信或數(shù)據(jù)傳輸，沿列方向排布的兩相鄰所述第一芯片之間通過所述一部分第一焊接凸起和所述第二布線進(jìn)行互連，并進(jìn)行通信或數(shù)據(jù)傳輸。

11、在可選的一實(shí)施例中，所述第二芯片的數(shù)量為一個(gè)或多個(gè)。

12、在可選的一實(shí)施例中，所述第二芯片的數(shù)量為多個(gè)時(shí)，多個(gè)所述第二芯片沿水平方向分別貼裝在所述第一芯片的背面，或者多個(gè)所述第二芯片沿垂直方向依次堆疊貼裝在所述第一芯片的背面上。

13、在可選的一實(shí)施例中，所述第一芯片為存儲(chǔ)芯片，且所述第二芯片為邏輯芯片。

14、在可選的一實(shí)施例中，沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連時(shí)，兩相鄰的第一芯片之間不進(jìn)行通信或數(shù)據(jù)的傳輸。

15、在可選的一實(shí)施例中，且沿行方向排布的兩相鄰所述第二芯片之間通過所述第二芯片上的一部分所述第二焊接凸起，所述第一芯片上的相應(yīng)的一部分所述第一連接端子、第一焊接凸起，以及基板中相應(yīng)的第一焊盤和第一布線進(jìn)行互連并進(jìn)行通信或數(shù)據(jù)的傳輸；且沿列方向排布的兩相鄰所述第二芯片之間通過所述第二芯片上的另部分所述第二焊接凸起，所述第一芯片上的相應(yīng)的另一部分所述第一連接端子、第一焊接凸起，以及基板中相應(yīng)的第二焊盤和第二布線進(jìn)行互連并進(jìn)行通信或數(shù)據(jù)的傳輸。

16、在可選的一實(shí)施例中，所述基板的上表面還具有若干分立的第三焊盤；所述基板中還具有若干分立的第三布線，所述第三布線與所述第三焊盤電連接；所述第一芯片上再一部分所述第一焊接凸起與所述第三焊盤焊接在一起。

17、在可選的一實(shí)施例中，還包括：貼裝在所述第二芯片的背面的散熱器件。

18、本技術(shù)另一方面還提供一種封裝結(jié)構(gòu)的形成方法，包括：

19、提供基板，所述基板中具有用于行方向互連的若干分立的第一布線和用于列方向互連的若干分立的第二布線，所述第二布線的長度等于所述第一布線的長度；

20、提供若干第一芯片，將所述若干第一芯片呈行列排布貼裝在所述基板的上表面，且沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連；

21、在所述第一芯片的背面貼裝第二芯片，所述第二芯片與所述第一芯片電連接。

22、在可選的一實(shí)施例中，所述基板包括相對(duì)的上表面和下表面，所述基板的上表面具有若干分立的第一焊盤和若干分立的第二焊盤，每一個(gè)所述第一布線的兩端分別與相應(yīng)的兩個(gè)第一焊盤電連接，每一個(gè)所述第二布線的兩端分別與相應(yīng)的其他兩個(gè)第二焊盤電連接。

23、在可選的一實(shí)施例中，所述第一芯片包括相對(duì)的背面和有源面，所述第一芯片的背面具有若干分立的第一連接端子，所述第一芯片的有源面具有若干分立的第一焊接凸起，所述第一連接端子與相應(yīng)的所述第一焊接凸起電連接，將所述若干第一芯片呈行列排布貼裝在所述基板的上表面時(shí)，一部分所述第一焊接凸起與相應(yīng)的所述第一焊盤焊接在一起，進(jìn)而與相應(yīng)的所述第一布線電連接，另一部分所述第一焊接凸起與相應(yīng)的所述第二焊盤焊接在一起，進(jìn)而與相應(yīng)的所述第二布線電連接。

24、在可選的一實(shí)施例中，所述第二芯片包括相對(duì)的背面和有源面，所述第二芯片的有源面具有若干分立的第二焊接凸起，所述第二芯片貼裝在所述第一芯片的背面時(shí)，所述第二焊接凸起與所述第一連接端子焊接在一起。

25、在可選的一實(shí)施例中，所述第一芯片為邏輯芯片，且所述第二芯片為存儲(chǔ)芯片，或者所述第一芯片為存儲(chǔ)芯片，且所述第二芯片為邏輯芯片。

26、在可選的一實(shí)施例中，所述第二芯片的數(shù)量為一個(gè)或多個(gè)；所述第二芯片的數(shù)量為多個(gè)時(shí)，多個(gè)所述第二芯片沿水平方向分別貼裝在所述第一芯片的背面，或者多個(gè)所述第二芯片沿垂直方向依次堆疊貼裝在所述第一芯片的背面上。

27、在可選的一實(shí)施例中，還包括：在所述第二芯片的背面上貼裝散熱器件。

28、本技術(shù)的技術(shù)方案的優(yōu)點(diǎn)在于：

29、本技術(shù)中封裝結(jié)構(gòu)及其形成方法，其中所述封裝結(jié)構(gòu)，包括：基板，所述基板中具有用于行方向互連的若干分立的第一布線和用于列方向互連的若干分立的第二布線，所述第二布線的長度等于第一布線的長度；若干第一芯片，所述若干第一芯片呈行列排布貼裝在所述基板的上表面，且沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連；貼裝在所述第一芯片的背面的第二芯片，所述第二芯片與所述第一芯片電連接。即本技術(shù)的封裝結(jié)構(gòu)，沿行方向排布的兩相鄰所述第一芯片之間通過所述第一布線進(jìn)行互連，沿列方向排布的兩相鄰所述第一芯片之間通過所述第二布線進(jìn)行互連，所述第一布線與所述第二布線的長度相同，使得呈行列排布若干第一芯片中兩相鄰的第一芯片之間不僅可以通過行方向進(jìn)行互連，還可以通過列方向進(jìn)行互連，增加了連接的通道，提高了帶寬，并且用于行方向互連的第一布線和用于列方向互連的第二布線的由于長度相同，使得呈行列排布若干第一芯片中兩相鄰的第一芯片之間進(jìn)行各種相同或不同的通信或數(shù)據(jù)傳輸時(shí)在行方向和列方向上的速率能保持一致或相差很小，從而提高了封裝結(jié)構(gòu)的性能。并且，由于第二芯片是貼裝在第一芯片背面，一方面使得第二芯片與第一芯片之間的連接距離變短，使得第二芯片與第一芯片之間通信的速率提升，另一方面，不會(huì)占據(jù)相鄰第一芯片之間基板上表面的貼裝空間和基板中的布線空間，簡化了第一布線和第二布線在基板中的布線難度，能更容易的使得第一布線的長度等于第二布線的長度