本實用新型涉及半導體器件領域，尤其涉及一種高性能的半導體器件。

背景技術：

半導體器件(semiconductor device)通常，這些半導體材料是硅、鍺、砷化鎵或具有寬禁帶的半導體材料，如碳化硅、氮化鎵，可用作整流器、振蕩器、發(fā)光器、放大器、測光器等。與傳統(tǒng)的硅材料相比，碳化硅材料具有禁帶寬度大、電子遷移率高、熱導率大及擊穿電場高的特點，碳化硅材料目前已應用到電力電子半導體器件，且將是未來的發(fā)展方向。其中，具有廣泛應用的碳化硅二極管分為肖特基二極管和PN結二極管。由于PN結二極管開啟電壓高，不利于降低器件的通態(tài)損耗，因此目前市場上商品化碳化硅二極管最高電壓到1700V，且都是肖特基二極管。肖特基二極管具有開啟電壓低的特點，但是其缺點是在器件承受耐壓時，隨著反向電壓的增加，由于肖特基受電場的影響，導致反向漏電流急劇增大。

以結型勢壘肖特基二極管中碳化硅JBS器件為例，碳化硅JBS器件既有肖特基二極管低導通電壓大電流特性又具有PIN二極管高擊穿電壓特性在碳化硅功率器件中應用廣泛。但是碳化硅JBS器件仍存在肖特基接觸面積和歐姆接觸面積相互制約的問題，增大肖特基接觸面積，勢必會進一步降低器件正向壓降提升器件電流特性。器件承受反向耐壓時，隨著反向電壓的增大，肖特基接觸處電場強度增加，肖特基的反向漏電將隨著肖特基處的電場增大而增大。因此，肖特基面積越大，在器件承受反向耐壓時，相同的反向電壓下，器件漏電流越大。

技術實現(xiàn)要素：

本實用新型為了解決緩解正向電流特性和反向漏電特性不可同向改善的矛盾提供一種高性能的半導體器件。

為解決上述技術問題，本實用新型采用以下技術方案：

一種高性能的半導體器件，所述半導體器件包括結型勢壘肖特基二極管，所述結型勢壘肖特基二極管的遠離表面區(qū)域的P型雜質區(qū)域向下、向外擴張至N型外延層區(qū)使形成的PN結，所述PN結比同等注入寬度、同等摻雜高度的P型雜質區(qū)域形成的 PN結相比大，從而降低所述肖特基二極管的反向電場強度。

優(yōu)選地，所述遠離表面區(qū)域的P型雜質區(qū)域增大后的底部截面形狀為曲面，用于優(yōu)化所述肖特基二極管的反向擊穿電壓。

優(yōu)選地，所述結型勢壘肖特基二極管是硅二極管或氮化鎵二極管。

優(yōu)選地，所述結型勢壘肖特基二極管是碳化硅二極管，所述碳化硅二極管正面由上至下的包括肖特基電極、歐姆電極、面積增大的P型雜質區(qū)、N型外延層區(qū)、N型襯底區(qū),背面包括背面電極。

優(yōu)選地，所述肖特基電極為鈦、鎳金屬；所述歐姆電極是鎳或鋁多層金屬；所述P 型雜質區(qū)是鋁或硼的摻雜區(qū)；N型外延層和N型襯底區(qū)為氮摻雜區(qū)；背面金屬電極為鈦、鎳或銀的多層金屬層。

優(yōu)選地，所述P雜質區(qū)域的深度0.2μm～0.5μm，寬度為1μm～4μm。

優(yōu)選地，所述P雜質區(qū)域向下、向外擴張使面積增大后深度為0.8μm～4μm。

優(yōu)選地，所述P雜質區(qū)域面積增大時所用的離子注入摻雜的濃度為 5e18～2e19/cm2。

優(yōu)選地，所述P雜質區(qū)域增大后的截面形狀為曲直結合的形狀。

優(yōu)選地，所述遠離表面區(qū)域的P型雜質區(qū)域增大后的形狀為不規(guī)則曲面的形狀。

本實用新型的有益效果為通過溝槽刻蝕結合傾斜角度的離子注入技術實現(xiàn)了增大碳化硅外延層中P雜質區(qū)域的結面積，該實用新型可縮小碳化硅外延層中P型摻雜區(qū)間的間距，有利于增強P型區(qū)間N型外延層的耗盡，降低P型區(qū)之間，即肖特基電極處的電場，從而降低器件在承受反向電壓時的肖特基漏電流。同時，本實用新型未造成肖特基表面接觸面積的損耗，不會顯著降低器件正向電流，可進一步緩解正向電流特性和反向漏電特性不可同向改善的矛盾。

【附圖說明】

圖1是本實用新型實施例的結型勢壘肖特基二極管示意圖。

圖2是本實用新型實施例的結型勢壘肖特基二極管的三維示意圖。

圖3是本實用新型實施例的P雜質區(qū)域增大后的一個示意圖。

圖4是本實用新型實施例的P雜質區(qū)域增大后的另一個示意圖。

圖5是本實用新型實施例的制備高性能的半導體器件的結構變化示意圖，其中圖 5a-5f分別為制備過程中對應六個步驟的器件結構變化示意圖。

其中，1-肖特基電極，2-歐姆電極，3-P型雜質區(qū)，4-N型外延層區(qū)，5-N型襯底區(qū)，6-背面電極，7-二氧化硅層。

【具體實施方式】

實施例1

如圖1、圖2所示結型勢壘肖特基二極管平面示意圖和立體示意圖，可以是碳化硅肖特基二極管，其包括肖特基電極1，歐姆電極2，P型雜質區(qū)3，N型外延層區(qū)4，N 型襯底區(qū)5，背面電極6。所述肖特基電極1可以為鈦、鎳金屬；歐姆電極2為鎳/鋁多層金屬；P型摻雜區(qū)3可以是鋁或硼的摻雜區(qū)；N型外延層4和N型襯底區(qū)5為氮摻雜；背面金屬電極6為鈦/鎳/銀的多層金屬層。

當器件正向工作時也即電極1和2同時加正電壓器件導通正向電流由肖特基二極管和歐姆接觸部分的PIN二極管構成。其正向電流特性主要由肖特基二極管決定，當器件加反偏電壓也即背面電極加正向電壓時器件處于反向阻斷特性，反向漏電流主要由PN結耗盡層漏電和肖特基熱電子發(fā)射兩部分組成，而其中肖特基熱電子發(fā)射占據(jù)主導地位。故在傳統(tǒng)JBS器件中欲提高器件正向電流須增加器件肖特基接觸面積，增加肖特基接觸面積必然會引入器件反向漏電流的增加。通過引入底部圓形P雜質區(qū)域，既未改變表面肖特基接觸電極面積，從而不會影響器件正向電流特性，同時既能改善器件反向耐壓時PN結電場提高器件擊穿電壓；又可增強N漂移區(qū)耗盡從而改善表面電場，降低肖特基勢壘熱電子發(fā)射，降低器件反向漏電。

實施例2

如圖2、圖3所示，結型勢壘肖特基二極管P雜質區(qū)增大后的形狀可以有多種類型，這些形狀都可以通過一定的工藝技術實現(xiàn)。通過遠離表面區(qū)域增大P雜質區(qū)域面積減緩P雜質區(qū)與N雜質區(qū)接觸角度改善PN結曲率優(yōu)化PN結電場達到提高器件擊穿電壓目的同時更為重要的是通過增強漂移區(qū)耗盡達到改善器件表面電場從而降低器件肖特基漏電。

本實用新型結構中底部圓形P雜質區(qū)域只是示意圖可為方形或其他任意形狀凡是通過遠離表面區(qū)域增大P雜質區(qū)域面積的做法皆屬于本實用新型的保護點。

實施例3

一種制備高性能的半導體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，使用反應離子刻蝕碳化硅，形成深度0.5μm，寬度1.8μm碳化硅溝槽。

(2)再次進行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為 400nm。使用反應離子刻蝕技術刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應離子刻蝕方法進行碳化硅刻蝕，達到溝槽的總深度為1.5μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為14度鋁離子的多次注入摻雜，注入能量分別為60keV、120keV和220keV，離子注入完成后在1670°溫度下進行退火。

(5)進行二氧化硅濕法刻蝕，去掉溝槽側壁及表面的二氧化硅層。并進行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有2e19/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進行CMP研磨，磨至N-EPI區(qū)。

(6)進行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或濺射方式進行鈦/鎳/銀形成背面金屬接觸6。

實施例4

一種制備高性能的半導體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，用反應離子刻蝕碳化硅，形成深度0.2μm，寬度4μm碳化硅溝槽。

(2)再次進行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為 600nm。使用反應離子刻蝕技術刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應離子刻蝕方法進行碳化硅刻蝕，達到溝槽的總深度為4μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為16度的鋁離子的多次注入摻雜，注入能量分別為60keV、220keV和350keV，離子注入完成后在1630°溫度下進行退火。

(5)進行二氧化硅濕法刻蝕，去掉溝槽側壁及表面的二氧化硅層。并進行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有5e18/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進行CMP研磨，磨至N-EPI區(qū)。

(6)進行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或濺射方式進行鈦/鎳/銀形成背面金屬接觸6。

實施例5

一種制備高性能的半導體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，使用反應離子刻蝕碳化硅，形成深度0.2μm，寬度1μm碳化硅溝槽。

(2)再次進行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為300nm。使用反應離子刻蝕技術刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應離子刻蝕方法進行碳化硅刻蝕，達到溝槽的總深度為0.8μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為10度的鋁離子的多次注入摻雜，注入能量分別為60keV、120keV和200keV，離子注入完成后在1600°溫度下進行退火。

(5)進行二氧化硅濕法刻蝕，去掉溝槽側壁及表面的二氧化硅層。并進行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有2e19/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進行CMP研磨，磨至N-EPI區(qū)。

(6)進行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或濺射方式進行鈦/鎳/銀形成背面金屬接觸6。

以上內容是結合具體/優(yōu)選的實施方式對本實用新型所作的進一步詳細說明，不能認定本實用新型的具體實施只局限于這些說明。對于本實用新型所屬技術領域的普通技術人員來說，在不脫離本實用新型構思的前提下，其還可以對這些已描述的實施方式做出若干替代或變型，而這些替代或變型方式都應當視為屬于本實用新型的保護范圍。