本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，且特別涉及一種原子層氧化物沉積針孔缺陷檢測(cè)方法。

背景技術(shù)：

隨著集成電路工藝的發(fā)展，半導(dǎo)體工藝器件的尺寸不斷微縮以及性能的提升，越來(lái)越需要應(yīng)用原子層沉積工藝，原子層沉積分為擴(kuò)散沉積與化學(xué)氣相沉積等，而化學(xué)氣相沉積過(guò)程中容易發(fā)生針孔缺陷問(wèn)題，如圖1所示，在28nm產(chǎn)品研發(fā)過(guò)程中，發(fā)現(xiàn)多晶硅側(cè)墻的針孔缺陷，導(dǎo)致w沉積時(shí)通過(guò)針孔使接觸孔與多晶硅短路。導(dǎo)致這一問(wèn)題的原因如圖2a和圖2b所示，該結(jié)構(gòu)從下至上依次為晶背多晶硅側(cè)墻sin10，晶背多晶硅20，si襯底30，側(cè)墻sin40，氧化層50，多晶硅60，smtox70，smtsin80和針孔缺陷90，在smtaldoxdep過(guò)程中，由于存在針孔缺陷問(wèn)題，導(dǎo)致在后續(xù)的sinrm工藝中，使得針孔缺陷傳遞到多晶硅側(cè)墻上，使得側(cè)墻形成了針孔缺陷。

由于ox的透光特性光學(xué)檢測(cè)很難檢測(cè)出來(lái)，同時(shí)，當(dāng)側(cè)墻產(chǎn)生針孔缺陷后，由于其處于多晶硅側(cè)面，很難有缺陷信號(hào)，因此這一缺陷本身很難被有效檢測(cè)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，通過(guò)建立缺陷檢測(cè)流程并開(kāi)發(fā)檢測(cè)方法，建立針對(duì)此缺陷的在線指標(biāo)，從而為良率提升和產(chǎn)品研發(fā)做出貢獻(xiàn)。

為了達(dá)到上述目的，本發(fā)明提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，包括下列步驟：

在硅襯底上沉積介電層；

在上述結(jié)構(gòu)上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

以所述氧化膜為阻擋層，對(duì)所述介電層進(jìn)行無(wú)阻擋刻蝕；

進(jìn)行缺陷檢測(cè)，檢測(cè)介電層損傷情況。

進(jìn)一步的，所述介電層包括氧化膜層、氮化硅層或者兩者的組合層。

進(jìn)一步的，所述對(duì)介電層進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進(jìn)一步的，所述缺陷檢測(cè)采用光學(xué)檢測(cè)方法或電子束掃描方法進(jìn)行。

為了達(dá)到上述目的，本發(fā)明還提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，包括下列步驟：

在硅襯底上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

對(duì)硅襯底進(jìn)行無(wú)阻擋刻蝕工藝；

進(jìn)行缺陷檢測(cè)，檢測(cè)硅襯底損傷情況。

進(jìn)一步的，所述對(duì)硅襯底進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進(jìn)一步的，所述缺陷檢測(cè)采用光學(xué)檢測(cè)方法或電子束掃描方法進(jìn)行。

本發(fā)明提出的原子層氧化物沉積針孔缺陷檢測(cè)方法，通過(guò)在光片上建立可以反應(yīng)產(chǎn)品工藝狀況的測(cè)試流程，使aldox薄膜成為濕法刻蝕或干法刻蝕的阻擋層，在缺陷位置其下層薄膜或襯底將被刻蝕，從而使缺陷問(wèn)題惡化，以便于缺陷檢測(cè)，并進(jìn)行工藝窗口的評(píng)估與監(jiān)控，從而改善良率并縮短研發(fā)周期。本發(fā)明能有效地監(jiān)控aldox針孔缺陷的問(wèn)題，避免后續(xù)造成的良率損失，為半導(dǎo)體良率提升提供保障。

附圖說(shuō)明

圖1a和圖1b所示為多晶硅側(cè)墻針孔缺陷導(dǎo)致的接觸孔與多晶硅短路示意圖。

圖2a和圖2b所示為smtaldox針孔缺陷在sinrm工藝后傳遞到多晶硅側(cè)墻示意圖。

圖3所示為本發(fā)明第一較佳實(shí)施例的原子層氧化物沉積針孔缺陷檢測(cè)方法流程圖。

圖4a和圖4b所示為以aldox為阻擋層進(jìn)行刻蝕后下層的介電層被損傷示意圖。

圖5所示為本發(fā)明第二較佳實(shí)施例的原子層氧化物沉積針孔缺陷檢測(cè)方法流程圖。

圖6a和圖6b所示為以aldox為阻擋層進(jìn)行刻蝕后下層的硅襯底被損傷示意圖。

具體實(shí)施方式

以下結(jié)合附圖給出本發(fā)明的具體實(shí)施方式，但本發(fā)明不限于以下的實(shí)施方式。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。

請(qǐng)參考圖3，圖3所示為本發(fā)明第一較佳實(shí)施例的原子層氧化物沉積針孔缺陷檢測(cè)方法流程圖。本發(fā)明提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，包括下列步驟：

步驟s100：在硅襯底上沉積介電層；

步驟s200：在上述結(jié)構(gòu)上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

步驟s300：以所述氧化膜為阻擋層，對(duì)所述介電層進(jìn)行無(wú)阻擋刻蝕；

步驟s400：進(jìn)行缺陷檢測(cè)，檢測(cè)介電層損傷情況。

根據(jù)本發(fā)明較佳實(shí)施例，所述介電層包括氧化膜層、氮化硅層或者兩者的組合層，所述對(duì)介電層進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕，所述缺陷檢測(cè)采用光學(xué)檢測(cè)方法或電子束掃描方法進(jìn)行。

圖4a和圖4b所示為以aldox為阻擋層進(jìn)行刻蝕后下層的介電層被損傷示意圖。該結(jié)構(gòu)從下至上依次為硅襯底100，介電層200和aldox薄膜300，本發(fā)明在aldoxdep之前進(jìn)行氮化硅層即介電層200沉積，并在depaldox薄膜300后，針對(duì)介電層200進(jìn)行干法刻蝕工藝，最后對(duì)晶圓進(jìn)行缺陷檢測(cè)，通過(guò)si/poly損傷缺陷評(píng)估ox針孔缺陷狀況。

再請(qǐng)參考圖5，圖5所示為本發(fā)明第二較佳實(shí)施例的原子層氧化物沉積針孔缺陷檢測(cè)方法流程圖。本發(fā)明還提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，包括下列步驟：

步驟s500：在硅襯底上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

步驟s600：對(duì)硅襯底進(jìn)行無(wú)阻擋刻蝕工藝；

步驟s700：進(jìn)行缺陷檢測(cè)，檢測(cè)硅襯底損傷情況。

根據(jù)本發(fā)明較佳實(shí)施例，所述對(duì)硅襯底進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕，所述缺陷檢測(cè)采用光學(xué)檢測(cè)方法或電子束掃描方法進(jìn)行。

圖6a和圖6b所示為以aldox為阻擋層進(jìn)行刻蝕后下層的硅襯底被損傷示意圖。該結(jié)構(gòu)從下至上依次為硅襯底400和aldox薄膜500，本發(fā)明以aldox薄膜500為阻擋層對(duì)硅襯底進(jìn)行si刻蝕工藝，可以選擇的方法之一為應(yīng)用四甲基氫氧化氨(tmah)進(jìn)行si刻蝕。最后對(duì)晶圓進(jìn)行缺陷檢測(cè)，通過(guò)si/poly損傷缺陷評(píng)估ox針孔缺陷狀況。

綜上所述，本發(fā)明提出的原子層氧化物沉積針孔缺陷檢測(cè)方法，通過(guò)在光片上建立可以反應(yīng)產(chǎn)品工藝狀況的測(cè)試流程，使aldox薄膜成為濕法刻蝕或干法刻蝕的阻擋層，在缺陷位置其下層薄膜或襯底將被刻蝕，從而使缺陷問(wèn)題惡化，以便于缺陷檢測(cè)，并進(jìn)行工藝窗口的評(píng)估與監(jiān)控，從而改善良率并縮短研發(fā)周期。本發(fā)明能有效地監(jiān)控aldox針孔缺陷的問(wèn)題，避免后續(xù)造成的良率損失，為半導(dǎo)體良率提升提供保障。

雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，包括下列步驟：在硅襯底上沉積介電層；在上述結(jié)構(gòu)上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；以所述氧化膜為阻擋層，對(duì)所述介電層進(jìn)行無(wú)阻擋刻蝕；進(jìn)行缺陷檢測(cè)，檢測(cè)介電層損傷情況。本發(fā)明提出一種原子層氧化物沉積針孔缺陷檢測(cè)方法，通過(guò)建立缺陷檢測(cè)流程并開(kāi)發(fā)檢測(cè)方法，建立針對(duì)此缺陷的在線指標(biāo)，從而為良率提升和產(chǎn)品研發(fā)做出貢獻(xiàn)。

技術(shù)研發(fā)人員：范榮偉
受保護(hù)的技術(shù)使用者：上海華力微電子有限公司
技術(shù)研發(fā)日：2017.08.07
技術(shù)公布日：2017.11.07