本發(fā)明涉及顯示領(lǐng)域，特別是指一種薄膜晶體管的制作方法、薄膜晶體管及顯示基板。

背景技術(shù)：

隨著液晶顯示技術(shù)的發(fā)展，對(duì)薄膜晶體管的有源層的電子遷移率要求越來越高，傳統(tǒng)的只由非晶硅材料制成的有源層，在電子遷移率上已不能滿足性能需求(半導(dǎo)體層的電子遷移率偏低會(huì)導(dǎo)致薄膜晶體管的開態(tài)電流也隨之偏低)。而目前的解決方法是，使用多晶硅和非晶硅的雙層結(jié)構(gòu)的作為有源層，多晶硅層在開態(tài)下具有足夠高的電子遷移率，以彌補(bǔ)非晶硅層的不足。

參考圖1所示，在現(xiàn)有的薄膜晶體管制作工藝中，會(huì)在多晶硅層上沉積出保護(hù)圖形12，之后以保護(hù)圖形12為掩膜板，對(duì)多晶硅層進(jìn)行刻蝕，得到圖1所示的多晶硅圖形11，之后再制作非晶硅圖形13，該非晶硅圖形13能夠與多晶硅圖形11的刻蝕側(cè)面d1相接處。

在具體刻蝕多晶硅層的過程中時(shí)，刻蝕氣體難以刻蝕保護(hù)圖形12，在該保護(hù)圖形的掩膜作用下，使得非晶硅圖形13的刻蝕側(cè)面d1近乎于垂直于與保護(hù)圖形12的接觸面，不具有任何坡度，甚至還會(huì)出現(xiàn)如圖1中橢圓形虛線處所示的過刻蝕現(xiàn)象(即非晶硅圖形13相對(duì)上方保護(hù)圖形縮進(jìn)去了一部分)，顯然，這種多晶硅層的刻蝕側(cè)面會(huì)影響到與非晶硅圖形13接觸，使得兩者接觸面積十分有限，從而影響薄膜晶體管的電子遷移率，進(jìn)而導(dǎo)致薄膜晶體管的工作性能得到惡化。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是解決現(xiàn)有薄膜晶體管有源層中的非晶硅圖形與多晶硅圖形接觸不理想，而影響薄膜晶體管電子遷移率的問題。

為實(shí)現(xiàn)上述目的，一方面，本發(fā)明的實(shí)施例提供一種薄膜晶體管的制作方法，包括形成有源層的步驟，所述步驟包括：

在襯底基板上依次形成多晶硅圖層和保護(hù)圖層；

使用第一刻蝕氣體，對(duì)所述保護(hù)圖層進(jìn)行刻蝕，得到由保護(hù)圖層形成的保護(hù)圖形；

以所述保護(hù)圖形為掩膜板，使用第二刻蝕氣體，同時(shí)對(duì)所述保護(hù)圖形以及多晶硅圖層進(jìn)行刻蝕，得到由多晶硅圖層形成的多晶硅圖形，以及由保護(hù)圖形形成的保護(hù)殘留圖形，其中所述保護(hù)圖形被所述第二刻蝕氣體刻蝕的速率不小于所述多晶硅圖層被所述第二刻蝕氣體刻蝕的速率；

形成非晶硅圖形，所述非晶硅圖形與所述多晶硅圖形的刻蝕側(cè)面相接觸，所述多晶硅圖形和所述非晶硅圖形共同組成有源層。

其中，所述多晶硅圖層的形成材料包括p-si，所述保護(hù)圖層形成材料包括sio2。

其中，使用第一刻蝕氣體，對(duì)所述保護(hù)圖層進(jìn)行刻蝕，包括：

使用o2與cf4體積比例為40:200的第一刻蝕氣體，對(duì)所述保護(hù)圖層進(jìn)行刻蝕。

其中，所述保護(hù)圖層的厚度為1000埃，被所述第一刻蝕氣體刻蝕的時(shí)間為120秒-130秒，刻蝕環(huán)境的大氣壓強(qiáng)為55毫托-65毫托。

其中，使用第二刻蝕氣體，同時(shí)對(duì)所述保護(hù)圖形以及多晶硅圖層進(jìn)行刻蝕，包括：

使用o2與cf4體積比例為100:200的第二刻蝕氣體，同時(shí)對(duì)所述保護(hù)圖形以及多晶硅圖層進(jìn)行刻蝕。

其中，所述多晶硅圖層的厚度為500埃，所述保護(hù)圖形以及所述多晶硅圖層同時(shí)被所述第二刻蝕氣體刻蝕的時(shí)間為35秒-45秒，刻蝕環(huán)境的大氣壓強(qiáng)為75毫托-85毫托。

其中，所述制作方法還包括：

在形成非晶硅圖形后，對(duì)所述非晶硅圖形遠(yuǎn)離所述襯底基板的表面進(jìn)行離子注入，使得所述非晶硅圖形被離子注入的部分形成歐姆接觸層。

另一方面，本發(fā)明的實(shí)施例還提供一種薄膜晶體管，該薄膜晶體管采用本發(fā)明提供的上述制作方法制作得到。

其中，所述有源層的多晶硅圖形的刻蝕側(cè)面的坡度為45度-55度。

其中，所述有源層的多晶硅圖形與所述有源層的保護(hù)殘留圖形構(gòu)成升階的階梯結(jié)構(gòu)。

此外，本發(fā)明的實(shí)施例還通過一種顯示基板，包括本發(fā)明提供的上述薄膜晶體管。

本發(fā)明的上述方案具有如下有益效果：

本發(fā)明的方案可以形成刻蝕側(cè)面具有坡度的多晶硅圖形，從而獲得與非晶硅圖形更多的觸面積，可提高薄膜晶體管的電子遷移率，進(jìn)而改善薄膜晶體管的工作性能。

附圖說明

圖1為現(xiàn)有的薄膜晶體管的結(jié)構(gòu)示意圖；

圖2a-圖2d為本發(fā)明實(shí)施例提供的薄膜晶體管制作方法的流程示意圖；

圖3a-圖3g為本發(fā)明實(shí)施例提供的薄膜晶體管制作方法的詳細(xì)流程示意圖。

圖4為本發(fā)明實(shí)施例提供的薄膜晶體管與現(xiàn)有的薄膜晶體管針對(duì)開態(tài)電流的對(duì)比示意圖。

具體實(shí)施方式

為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。

針對(duì)現(xiàn)有薄膜晶體管有源層中的非晶硅圖形與多晶硅圖形接觸不理想，而導(dǎo)致薄膜晶體管電子遷移率變低的問題，本發(fā)明提供一種解決方案。

一方面，本發(fā)明的實(shí)施例提供一種薄膜晶體管的制作方法，包括形成有源層的步驟，該步驟包括：

步驟s1，參考圖2a，在襯底基板21上依次形成多晶硅圖層22和保護(hù)圖層23；

步驟s2，參考圖2b，使用第一刻蝕氣體，對(duì)保護(hù)圖層23進(jìn)行刻蝕，得到由上述保護(hù)圖層23形成的保護(hù)圖形23*；

步驟s3，參考圖2c，以保護(hù)圖形23*為掩膜板，使用第二刻蝕氣體，同時(shí)對(duì)保護(hù)圖形23*以及多晶硅圖層22進(jìn)行刻蝕，得到由多晶硅圖層22形成的多晶硅圖形22*，以及由保護(hù)圖形23*形成的保護(hù)殘留圖形23＇；

在本步驟中，保護(hù)圖形23*被第二刻蝕氣體刻蝕的速率不小于多晶硅圖層被第二刻蝕氣體刻蝕的速率，因此在整個(gè)刻蝕過中，保護(hù)圖形23*的兩側(cè)始終會(huì)露出一部分多晶硅圖層23，使得多晶硅圖層23的刻蝕側(cè)面d2能夠被刻蝕出一定的坡度α；

步驟s4，參考圖2d，在襯底基板21形成非晶硅圖形24，該非晶硅圖形24與多晶硅圖形22*的刻蝕側(cè)面相接觸，且露出一部分保護(hù)殘留圖形，其中，多晶硅圖形22*和非晶硅圖形24共同組成薄膜晶體管的有源層。

對(duì)比圖1和圖2d可以知道，本實(shí)施例的制作方法可以形成刻蝕側(cè)面具有坡度的多晶硅圖形22*，顯然該緩坡的刻蝕側(cè)面d2與非晶硅圖形24的接觸面積要大于圖1中的刻蝕側(cè)面d1，因此由本實(shí)施例的制作方法所制作的薄膜晶體管具有更高的電子遷移率，進(jìn)而實(shí)現(xiàn)更為優(yōu)異的工作性能。

此外，在刻蝕結(jié)束之后，保護(hù)殘留圖形23的沉積面積要小于多晶硅圖形22*的沉積面積，使得多晶硅圖形22*與保護(hù)殘留圖形23＇能夠構(gòu)成升階的階梯結(jié)構(gòu)，在該階梯結(jié)構(gòu)下，非晶硅圖形24從多晶硅圖形22*的刻蝕側(cè)面d2延伸堆積至保護(hù)殘留圖形23＇上方，從而還能與多晶硅圖形22*多出保護(hù)殘留圖形23＇的部分的上表面d3相接觸，因此進(jìn)一步增加了多晶硅圖形22*與非晶硅圖形24接觸面積。同時(shí)，該階梯結(jié)構(gòu)更有助于非晶硅圖形24爬坡，降低非晶硅圖形24發(fā)生斷裂的概率。

下面結(jié)合實(shí)際應(yīng)用，對(duì)本實(shí)施例的方法進(jìn)行詳細(xì)介紹。

假設(shè)，本實(shí)施例的方法以制作底柵型的薄膜晶體管為例，則包括如下步驟：

步驟s31，參考圖3a所示，在襯底基板31上依次設(shè)置柵電極32、柵絕緣層33、多晶硅圖層34以及保護(hù)圖層35；

具體地，本步驟制作柵電極32方法中，可以采用濺射或熱蒸發(fā)的方法在完成步驟1的基板上沉積柵金屬層，柵金屬層可以是cu，al，ag，mo，cr，nd，ni，mn，ti，ta，w等金屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如cu\mo,ti\cu\ti，mo\al\mo等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵電極32的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵電極32；

具體地，本步驟制作柵絕緣層33中，可以采用等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)方法在形成柵電極32的襯底基板上31上沉積出柵絕緣層，柵絕緣層可以選用氧化物、氮化物或者氧氮化合物，對(duì)應(yīng)的反應(yīng)氣體是sih4、nh3、n2或sih2cl2、nh3、n2；

具體地，本步驟制作的多晶硅圖層34的材料為p-si，厚度以500埃為宜，保護(hù)圖層35的材料為sio2，厚度以1000埃為宜；制作多晶硅圖層34方法可以是先在柵絕緣層33上沉積一層a-si材料，之后使用現(xiàn)有的mla(microlensarray)工藝，對(duì)a-si材料進(jìn)行高能量密度的激光照射，使a-si發(fā)生熔融再結(jié)晶，最終轉(zhuǎn)換為p-si材料，從而得到多晶硅圖層34；

步驟s32，使用o2與cf4體積比例為40:200的第一刻蝕氣體，對(duì)圖3a中保護(hù)圖層35進(jìn)行刻蝕，得到圖3b所示的保護(hù)圖形35*，該保護(hù)圖形35*用于作為后續(xù)刻蝕多晶硅圖層34的掩膜板；

經(jīng)過實(shí)踐證明，在上述第一刻蝕氣體的配比下，刻蝕過程主要刻蝕的是保護(hù)圖層35，而多晶硅圖層34則較難被刻蝕；其中，保護(hù)圖層35厚度為1000埃，則被第一刻蝕氣體刻蝕的時(shí)間應(yīng)為120秒-130秒(125秒為宜)，刻蝕環(huán)境的大氣壓強(qiáng)應(yīng)為55毫托-65毫托(60毫托為宜)；

步驟s33，以圖3b中的保護(hù)圖形35*為掩膜板，使用o2與cf4體積比例為100:200的第二刻蝕氣體，同時(shí)對(duì)保護(hù)圖層35*以及多晶硅圖層34進(jìn)行刻蝕；得到如圖3c所示的由多晶硅圖層34所形成的多晶硅圖形34*，以及由保護(hù)圖35*所形成的保護(hù)殘留圖形35＇；

經(jīng)過實(shí)踐證明，在上述第二刻蝕氣體的配比下，刻蝕過程主要刻蝕的是保護(hù)圖層35以及多晶硅圖層34；其中，多晶硅圖層34厚度為500埃，則被第二刻蝕氣體刻蝕的時(shí)間應(yīng)為35秒-45秒(40秒為宜)，刻蝕環(huán)境的大氣壓強(qiáng)應(yīng)為75毫托-85毫托(80毫托為宜)；

步驟s34，參考圖3d所示，沉積a-si材料，以形成非晶硅圖層36；

步驟s35，參考圖3e所示，對(duì)非晶硅圖層36形遠(yuǎn)離襯底基板31的表面進(jìn)行離子注入，使得非晶硅圖層36形被離子注入的部分形成歐姆接觸層37；

需要說明的本步驟所形成的歐姆接觸層37用于改善薄膜晶體管的工作性能，并非本實(shí)施例所必需的步驟；

步驟s36，參考圖3f所示，沉積金屬層38；

具體地，本步驟可以采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積金屬層38，該金屬層38可以是cu，al，ag，mo，cr，nd，ni，mn，ti，ta，w等金屬以及這些金屬的合金。此外，金屬層38可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如cu\mo，ti\cu\ti，mo\al\mo等。

步驟s37，參考圖3g所示，使用掩膜板，同時(shí)對(duì)金屬層38以及歐姆接觸層37、非晶硅圖層36進(jìn)行刻蝕，從而得到由金屬層38形成的源電極381以及漏電極382，以及由非晶硅圖層36形成非晶硅圖形36*，其中，源電極381、漏電極382以及非晶硅圖形36*露出一部分保護(hù)殘留圖形35＇；非晶硅圖形36*包括兩部分，并在露出保護(hù)殘留圖形35＇位置相互隔斷。

具體地，本步驟可以在金屬層38上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于源電極381和漏電極382的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的金屬層38、歐姆接觸層37以及非晶硅圖層36，剝離剩余的光刻膠，形成源電極381、漏電極382以及非晶硅圖36*。

顯然，本實(shí)施例的制作方法只是對(duì)有源層刻蝕工藝進(jìn)行了改進(jìn)，就可以有效提高非晶硅圖形36*與多晶硅圖形34*的接觸面積，在實(shí)際應(yīng)用中易于實(shí)施，因此具有很高的實(shí)用價(jià)值。

需要給予說明的是，上述實(shí)際應(yīng)用僅用于示例性介紹本實(shí)施例的方案，并不限制本發(fā)明的保護(hù)范圍，本領(lǐng)域技術(shù)人員應(yīng)該能夠理解的是，本實(shí)施例的方案也可以在沉積金屬層38前，制作出非晶硅圖形36*，然后對(duì)非晶硅圖形36*遠(yuǎn)離襯底基板31的表面進(jìn)行離子注入以形成歐姆接觸層37；此外，本實(shí)施例的方案同樣也能夠適用于制作頂柵型的薄膜晶體管，由于原理相同，本文不再舉例贅述。

在上述基礎(chǔ)之上，相對(duì)應(yīng)地，本發(fā)明的另一實(shí)施例還提供一種薄膜晶體管，該薄膜晶體管的有源層由有本發(fā)明提供的制作方法得到。

參考圖3g所示，基于發(fā)明的制作方法，本實(shí)施例的薄膜晶體管的多晶硅圖形34*的刻蝕側(cè)面的坡度α可以在45度-55度之間，且多晶硅圖形34*與保護(hù)殘留圖形35＇構(gòu)成升階的階梯結(jié)構(gòu)，從而使非晶硅圖形36*能夠與多晶硅圖形34*具有更多的接觸面積。

在實(shí)際應(yīng)用中，參考圖4，圖4為本發(fā)明實(shí)施例提供的薄膜晶體管與現(xiàn)有的薄膜晶體管針對(duì)開態(tài)電流的對(duì)比示意圖；其中，虛線代表本實(shí)施例的薄膜晶體管，實(shí)線代表現(xiàn)有的薄膜晶體管，橫坐標(biāo)表示開態(tài)電壓，單位為v；縱坐標(biāo)表示開態(tài)電流，單位為ma。

一般情況下，顯示基板的薄膜晶體管的開態(tài)電壓會(huì)設(shè)置在15v。

參考圖4中的①處，現(xiàn)有的薄膜晶體管在該開態(tài)電壓為15v時(shí)，其開態(tài)電流值大小約等于3.80ma，對(duì)應(yīng)的電子遷移率為4.05；參考圖4中的②處，本發(fā)明的薄膜晶體管的在該開態(tài)電壓為15v時(shí)開態(tài)電流值大小約等于5.40ma，對(duì)應(yīng)的電子遷移率為7.10。

顯然，本實(shí)施例的薄膜晶體管能夠具有更高的開態(tài)電流以及電子遷移率，因此薄膜晶體管的工作性能要優(yōu)于現(xiàn)有技術(shù)。

對(duì)應(yīng)地，本發(fā)明的實(shí)施例還提供一種顯示基板，包括有上述薄膜晶體管，基于該薄膜晶體管，本實(shí)施例的顯示基板能夠更為穩(wěn)定的驅(qū)動(dòng)顯示畫面，從而保障了用戶的體驗(yàn)，因此具有很高的實(shí)用價(jià)值。

在本發(fā)明各方法實(shí)施例中，所述各步驟的序號(hào)并不能用于限定各步驟的先后順序，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，對(duì)各步驟的先后變化也在本發(fā)明的保護(hù)范圍之內(nèi)。

除非另外定義，本公開使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本發(fā)明所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件?！斑B接”或者“相連”等類似的詞語并非限定于物理的或者機(jī)械的連接，而是可以包括電性的連接，不管是直接的還是間接的?！吧稀?、“下”、“左”、“右”等僅用于表示相對(duì)位置關(guān)系，當(dāng)被描述對(duì)象的絕對(duì)位置改變后，則該相對(duì)位置關(guān)系也可能相應(yīng)地改變。

可以理解，當(dāng)諸如層、膜、區(qū)域或基板之類的元件被稱作位于另一元件“上”或“下”時(shí)，該元件可以“直接”位于另一元件“上”或“下”，或者可以存在中間元件。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。