本發(fā)明涉及顯示面板技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管及其制作方法。

背景技術(shù)：

薄膜晶體管液晶顯示器(tft-lcd，thinfilmtransistorliquidcrystaldisplay)作為一種平板顯示裝置，因其具有體積小、功耗低、無輻射以及制作成本相對較低等特點，越來越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。隨著顯示器件尺寸逐漸變大，要求顯示器件具有更高分辨率和高頻驅(qū)動性能。因此，要求tft具有高遷移率和高性能。為了提高半導(dǎo)體有源層的電子遷移率，通常采用電子遷移率是非晶硅層遷移率幾十倍的半導(dǎo)體氧化物材料，如igzo(indiumgalliumzincoxide，銦鎵鋅氧化物)作為tft的半導(dǎo)體有源層?，F(xiàn)有技術(shù)中，采用igzo作為半導(dǎo)體有源層的陣列基板主要有兩種，分別為頂柵極igzotft結(jié)構(gòu)和刻蝕阻擋層(esl)igzotft結(jié)構(gòu)。

如圖1a所示，為沿基板的法線方向觀測，現(xiàn)有技術(shù)中頂柵極igzotft結(jié)構(gòu)的示意圖，圖1b為圖1a中的頂柵極igzotft結(jié)構(gòu)的截面示意圖。從圖1a中可以看出，柵電極11與igzo有源層12部分重疊，漏電極13和源電極14也與igzo有源層12重疊且分別設(shè)置于柵電極11的上下兩側(cè)，漏電極13和源電極14分別通過甲過孔15、乙過孔16與igzo有源層12連接。由于柵電極11與漏電極13、源電極14沒有重疊，所以其產(chǎn)生的寄生電容就很小，因此，頂柵極igzotft結(jié)構(gòu)在顯示面板應(yīng)用領(lǐng)域有著較大的發(fā)展前景。

如圖2a所示，為沿基板的法線方向觀測，現(xiàn)有技術(shù)中esligzotft結(jié)構(gòu)的示意圖，圖2b為圖2a中的esligzotft結(jié)構(gòu)的截面示意圖。結(jié)合圖2a和圖2b可以看出，igzo有源層22設(shè)置在柵電極21的內(nèi)部，漏電極23和源電極24分別與igzo有源層22重疊并依次設(shè)置在igzo有源層22的上部和下部，漏電極23和源電極24分別通過甲過孔25、乙過孔26與igzo有源層22連接。此種tft結(jié)構(gòu)中的esl27用作igzo的保護(hù)層，用來防止igzo有源層22受到后制程中金屬刻蝕液的影響。該tft結(jié)構(gòu)的電性可以做到非常優(yōu)秀，所以esligzotft結(jié)構(gòu)在顯示面板應(yīng)用領(lǐng)域同樣有著較大的發(fā)展前景。

但是，無論是現(xiàn)有技術(shù)中的頂柵極igzotft結(jié)構(gòu)還是esligzotft結(jié)構(gòu)，當(dāng)將其應(yīng)用到goa電路或其他方面時，均需要將tft溝道的寬度做大，這樣就會使得tft占用較大的空間，不利于實現(xiàn)窄邊框顯示面板的設(shè)計。

技術(shù)實現(xiàn)要素：

當(dāng)將薄膜晶體管的溝道寬度做大并將其應(yīng)用到goa電路或其他方面時，為了避免由于薄膜晶體管尺寸過大而影響窄邊框顯示面板的設(shè)計，本發(fā)明提出了一種薄膜晶體管及其制作方法。

本發(fā)明提出的薄膜晶體管，設(shè)置在基板上，其包括漏電極、源電極、柵電極和有源層，其中，所述漏電極呈梳齒狀，所述漏電極包括若干條相互平行設(shè)置的第一齒部以及在所述第一齒部的一端將所述第一齒部相互連通的第一干部；所述源電極呈梳齒狀，所述源電極包括若干條相互平行設(shè)置的第二齒部以及在所述第二齒部的一端將所述第二齒部相互連通的第二干部；所述第一齒部與所述第二齒部相互平行依次交叉設(shè)置，所述第一干部與所述第二干部相對設(shè)置，所述漏電極通過第一過孔與所述有源層連接，所述源電極通過第二過孔與所述有源層連接。

這種薄膜晶體管，由于漏電極和源電極呈交叉設(shè)置的梳齒狀，從而使得漏電極和源電極之間的溝道的寬度增大，同時減少了薄膜晶體管的布局尺寸，達(dá)到了節(jié)省空間的目的。當(dāng)將其應(yīng)用在goa電路或其他電路時，有利于實現(xiàn)窄邊框顯示面板的設(shè)計。

作為對薄膜晶體管的進(jìn)一步改進(jìn)，所述有源層為銦鎵鋅氧化物。銦鎵鋅氧化物的電子遷移率是非晶硅層的幾十倍，因此，當(dāng)使用銦鎵鋅氧化物作為有源層時，能夠大大提高有源層的電子遷移率，使得該薄膜晶體管具有更高分辨率和高頻驅(qū)動性能。有利于將該薄膜晶體管應(yīng)用于高性能、大尺寸顯示器件。

作為對有源層的進(jìn)一步改進(jìn)，當(dāng)沿所述基板的法線方向觀測時，所述有源層包括第一條狀，所述第一條狀與所述第一齒部的一部分重疊，同時與所述第二齒部的一部分重疊。

這種設(shè)置的薄膜晶體管，可以在第一條狀與第一齒部的重疊區(qū)域設(shè)置第一過孔，在第一條狀與第二齒部的重疊區(qū)域設(shè)置第二過孔，從而使第一條狀作為漏電極和源電極之間的溝道，這樣的溝道寬度大大增加，有利于高分辨率和高頻性能，并且有源層的設(shè)置并未增大薄膜晶體管的整體尺寸，有利于實現(xiàn)窄邊框顯示面板的設(shè)計。

為了在不改變薄膜晶體管整體尺寸的情況下，進(jìn)一步增大漏電極和源電極之間的溝道寬度，所述有源層還包括與所述第一條狀結(jié)合的第二條狀，所述第二條狀和所述第一條狀的結(jié)合體與所述源電極或所述漏電極重疊。

當(dāng)?shù)谝粭l狀和第二條狀的結(jié)合體與源電極重疊時，可以根據(jù)需要在源電極的第二齒部和第二干部處均設(shè)置第二過孔，從而進(jìn)一步增大了源電極和漏電極之間溝道的寬度。當(dāng)?shù)谝粭l狀和第二條狀的結(jié)合體與漏電極重疊時，可以根據(jù)需要在漏電極的第一齒部和第一干部處均設(shè)置第一過孔，從而進(jìn)一步增大了源電極和漏電極之間溝道的寬度。

作為對有源層的進(jìn)一步改進(jìn)，所述有源層進(jìn)一步包括與所述第一條狀結(jié)合的第三條狀，所述第三條狀與所述第一條狀、所述第二條狀的結(jié)合體與所述漏電極和所述源電極重疊。這樣就可以根據(jù)需要在漏電極的第一齒部和第一干部處均設(shè)置第一過孔，在源電極的第二齒部和第二干部處均設(shè)置第二過孔，從而進(jìn)一步增大了源電極和漏電極之間溝道的寬度。

作為對有源層的進(jìn)一步改進(jìn)，當(dāng)所述第二條狀和所述第一條狀的結(jié)合體與所述源電極重疊時，所述第三條狀與所述漏電極重疊；當(dāng)所述第二條狀和所述第一條狀的結(jié)合體與所述漏電極重疊時，所述第三條狀與所述源電極重疊。

作為對該薄膜晶體管的柵電極的進(jìn)一步改進(jìn)，所述柵電極呈波形狀，并設(shè)置在所述漏電極與所述源電極之間的間隙內(nèi)。這樣就能進(jìn)一步減少薄膜晶體管的布局空間，促進(jìn)了窄邊框顯示面板的設(shè)計。

作為對柵電極的另一種改進(jìn)，沿所述基板的法線方向觀測，所述有源層的正投影位于所述柵電極的正投影的內(nèi)部。

本發(fā)明同時提出了包含上述特征的薄膜晶體管的制作方法，包括如下步驟：

s11：在基板上制作金屬遮光層；

s12：在基板全表面形成緩沖層；

s13：在緩沖層上制作有源層；

s14：在有源層上制作柵極絕緣層；

s15：在柵極絕緣層上制作柵電極；

s16：在基板全表面形成層間介電層，同時在層間介電層上設(shè)置有穿過所述層間介電層并將所述有源層暴露出來的第一過孔和第二過孔；

s17：在層間介電層上制作漏電極和源電極，其中，

所述漏電極呈梳齒狀，所述漏電極包括若干條相互平行設(shè)置的第一齒部以及在所述第一齒部的一端將所述第一齒部相互連通的第一干部；

所述源電極呈梳齒狀，所述源電極包括若干條相互平行設(shè)置的第二齒部以及在所述第二齒部的一端將所述第二齒部相互連通的第二干部；

所述第一齒部與所述第二齒部相互平行依次交叉設(shè)置，所述第一干部與所述第二干部相對設(shè)置，所述漏電極通過所述第一過孔與所述有源層連接，所述源電極通過所述第二過孔與所述有源層連接；

s18：在基板全表面制作保護(hù)層。

在上述步驟s15中，沿所述基板的法線方向觀測，柵電極呈波形狀，并設(shè)置在所述漏電極與所述源電極之間的間隙內(nèi)。

在上述步驟s15中，在制作完成柵電極后，采用自動調(diào)整的方法對有源層進(jìn)行導(dǎo)體化。

本發(fā)明同時提出了另一種包含上述特征的薄膜晶體管的制作方法，包括如下步驟：

s21：在基板上制作柵電極；

s22：在基板全表面形成柵絕緣層；

s23：在柵絕緣層上制作有源層；

s24：在基板全表面形成刻蝕阻擋層，同時在刻蝕阻擋層上設(shè)置有穿過所述刻蝕阻擋層并將所述有源層暴露出來的第一過孔和第二過孔；

s25：在刻蝕阻擋層上制作漏電極和源電極，其中，

所述漏電極呈梳齒狀，所述漏電極包括若干條相互平行設(shè)置的第一齒部以及在所述第一齒部的一端將所述第一齒部相互連通的第一干部，

所述源電極呈梳齒狀，所述源電極包括若干條相互平行設(shè)置的第二齒部以及在所述第二齒部的一端將所述第二齒部相互連通的第二干部，

所述第一齒部與所述第二齒部相互平行依次交叉設(shè)置，所述第一干部與所述第二干部相對設(shè)置，所述漏電極通過所述第一過孔與所述有源層連接，所述源電極通過所述第二過孔與所述有源層連接；

s26：在基板全表面制作保護(hù)層。

在上述步驟s23中，沿所述基板的法線方向觀測，所述有源層的正投影位于所述柵電極的正投影的內(nèi)部。

綜上所述，本發(fā)明提出的薄膜晶體管，由于漏電極和源電極呈交叉設(shè)置的梳齒狀，從而使得漏電極和源電極之間的溝道的寬度增大，同時減少了薄膜晶體管的布局尺寸，達(dá)到了節(jié)省空間的目的。當(dāng)將其應(yīng)用在goa電路或其他電路時，有利于實現(xiàn)窄邊框顯示面板的設(shè)計。尤其當(dāng)有源層為銦鎵鋅氧化物，使得漏電極和源電極之間的溝道的電子遷移率是非晶硅的幾十倍，從而使得該薄膜晶體管具有更高分辨率和高頻驅(qū)動性能。

附圖說明

在下文中將基于實施例并參考附圖來對本發(fā)明進(jìn)行更詳細(xì)的描述。其中：

圖1a為沿基板的法線方向觀測，現(xiàn)有技術(shù)中頂柵極igzotft結(jié)構(gòu)的示意

圖；圖1b為圖1a中的頂柵極igzotft結(jié)構(gòu)的截面示意圖；

圖2a為沿基板的法線方向觀測，現(xiàn)有技術(shù)中esligzotft結(jié)構(gòu)的示意圖；

圖2b為圖2a中的esligzotft結(jié)構(gòu)的截面示意圖；

圖3為實施例一中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖4為實施例二中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖5為實施例三中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖6為圖5中薄膜晶體管在100處的截面結(jié)構(gòu)示意圖；

圖7為實施例五中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖8為實施例六中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖9為實施例七中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖；

圖10為圖9中薄膜晶體管在200處的截面結(jié)構(gòu)示意圖。

在附圖中，相同的部件使用相同的附圖標(biāo)記。附圖并未按照實際的比例。

具體實施方式

以下將結(jié)合附圖對本發(fā)明的內(nèi)容作出詳細(xì)的說明，下文中的“上”“下”“左”“右”均為相對于圖示方向，不應(yīng)理解為對本發(fā)明的限制。

實施例一：

圖3為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖3中可以看出，呈梳齒狀的漏電極310包括若干條相互平行設(shè)置的第一齒部311，同時還包括在第一齒部311的上端將其相互連通的第一干部312。呈梳齒狀的源電極410包括若干條相互平行設(shè)置的第二齒部411，同時還包括在第二齒部411的下端將其相互連通的第二干部412。第一齒部311與第二齒部411相互平行依次交叉，且第一干部312和第二干部412相對設(shè)置。優(yōu)選地，第一干部312垂直于第一齒部311設(shè)置，第二干部412垂直于第二齒部411設(shè)置。

在圖3中，第一齒部311包括插入第二齒部411的第一插入部3111，同理，第二齒部411包括插入第一齒部311的第二插入部4111。有源層50包括覆蓋第一插入部3111和第二插入部4111的第一條狀51。即第一條狀51與第一齒部311的一部分重疊，同時與第二齒部411的一部分重疊。如圖3所示，第一齒部311的下端以及第二齒部411的上端與第一條狀51重疊；即沿基板的法線方向觀測，第一條狀51的正投影為矩形結(jié)構(gòu)，其中矩形結(jié)構(gòu)的上邊和下邊恰好分別與第二齒部411的上端以及第一齒部311的下端平齊。在圖3所示的結(jié)構(gòu)中，其中的第一插入部3111和第二插入部4111分別為第一齒部311和第二齒部411和第一條狀51的重疊部分。

優(yōu)選地，薄膜晶體管的柵電極40呈波形狀，并設(shè)置在漏電極310與源電極410之間的間隙內(nèi)。在實施例中，由于第一條狀51呈條狀設(shè)置，因此第一條狀5與設(shè)置在漏電極310與源電極410之間的間隙內(nèi)的柵電極40也有重疊，如圖3所示，所述第一條狀51與所述柵電極40的中部有重疊。

在本實施例中，為了使漏電極310、源電極410分別與有源層50連接，優(yōu)選地，在第一插入部3111處設(shè)置有使其與有源層50相連接的第一過孔3112，在第二插入部4111處設(shè)置有使其與有源層50相連接的第二過孔4112。因此，漏電極310通過第一過孔3112與有源層50的第一條狀51連接，源電極410通過第二過孔4112與有源層50的第一條狀51連接。

本實施例中的薄膜晶體管，由于第一齒部311和第二齒部411相互交叉，從而減小了薄膜晶體管的布局尺寸，同時增大了漏電極和源電極之間的溝道寬度，有利于高分辨率和高頻性能。當(dāng)將該薄膜晶體管應(yīng)用于goa電路或其他電路時，有利于實現(xiàn)窄邊框顯示面板的設(shè)計。

優(yōu)選地，有源層為銦鎵鋅氧化物。銦鎵鋅氧化物的電子遷移率是非晶硅層的幾十倍，因此，當(dāng)使用銦鎵鋅氧化物作為有源層時，能夠大大提高有源層的電子遷移率，使得該薄膜晶體管具有更高分辨率和高頻驅(qū)動性能。有利于將該薄膜晶體管應(yīng)用于高性能、大尺寸顯示器件。

實施例二：

圖4為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖4中可以看出，本實施例與實施例一不同的是，本實施例中的有源層50不僅包括第一條狀51，還包括第二條狀52，第二條狀52和第一條狀51相結(jié)合，兩者可以為一體結(jié)構(gòu)，當(dāng)?shù)诙l狀52和第一條狀51為一體結(jié)構(gòu)時，這樣的有源層結(jié)構(gòu)簡單，制作方便。當(dāng)然第一條狀51和第二條狀52有重疊的部分，但這并不影響該薄膜晶體管的性能。本發(fā)明中第一條狀51和第二條狀52兩者共同與源極或漏極有重疊的情況，為了方便描述，現(xiàn)將兩者定義為一個結(jié)合體，即第二條狀52和第一條狀51的結(jié)合體。如圖4所示，第二條狀52和第一條狀51的結(jié)合體與源電極410重疊。

如圖4所示，由于有源層50覆蓋了源電極的第二齒部411和第二干部412，所以能夠在第二齒部411和第二干部412處均設(shè)置第二過孔4112，此時第一齒部311與源電極之間的溝道呈“u”型，從而進(jìn)一步增大了漏電極與源電極之間的溝道寬度，有利于將該薄膜晶體管應(yīng)用于高性能、大尺寸顯示器件。

當(dāng)然，在本實施例中，也可以設(shè)置為第二條狀52和第一條狀51的結(jié)合體與漏電極310重疊，此時，只要在漏電極310的第一齒部311和第一干部312上均設(shè)置第一過孔就可以達(dá)到相同的技術(shù)效果。

實施例三：

圖5為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖5中可以看出，本實施例相比于實施例二，有源層50進(jìn)一步包括第三條狀53，第三條狀53與第一條狀51結(jié)合，一種情況下，當(dāng)?shù)诙l狀52和第一條狀51的結(jié)合體與源電極重疊時，第三條狀53與漏電極重疊；當(dāng)?shù)诙l狀52和第一條狀51的結(jié)合體與漏電極重疊時，第三條狀53與所述源電極重疊，當(dāng)然也不排除還有其他的組合情況。本發(fā)明中第一條狀51、第二條狀52和第三條狀53三者共同與源極和漏極有重疊的情況，為了方便描述，現(xiàn)將三者定義為一個結(jié)合體，即第三條狀53與第一條狀51、第二條狀52的結(jié)合體。第三條狀53與第一條狀51、第二條狀52的結(jié)合體與漏電極310和源電極410重疊。這里的第三條狀53與第一條狀51也可以存在相互重疊的部分，但這并不影響該薄膜晶體管的功能。當(dāng)然第三條裝53可以與第一條狀51為一體結(jié)構(gòu)，即第一條狀51、第二條狀52和第三條狀53可以為一個整個的面，與整個的漏電極310和源電極410，當(dāng)?shù)谝粭l狀部51、第二條狀部52和第三條狀部53為一體結(jié)構(gòu)時，這樣的有源層在增大了源電極和漏電極之間溝道的寬度的基礎(chǔ)上，同時該有源層結(jié)構(gòu)簡單，制作方便。

在本實施例中，在漏電極310的第一齒部311和第一干部312處均設(shè)置有第一過孔3112。這種設(shè)置，使得漏電極和源電極之間的溝道呈波狀，溝道尺寸進(jìn)一步增大，進(jìn)一步提高了該薄膜晶體管的性能。

實施例四：

在本實施例中，將詳細(xì)介紹實施例一至實施例三中的薄膜晶體管的制作方法。如圖6所示，為圖5中薄膜晶體管在100處的截面結(jié)構(gòu)示意圖。該制作方法如下：

s11：在基板60的全表面上沉積一層金屬膜，所用的金屬有鉬(mo)、鉭(ta)、鉬鉭(mota)、鋁(al)等。然后利用照相蝕刻技術(shù)形成金屬遮光層61。這里的金屬遮光層61的厚度優(yōu)選地約100nm。

s12：采用化學(xué)氣相沉積法在基板60的全表面形成緩沖層62，緩沖層62的材料優(yōu)選為硅的氧化物，厚度約300nm。緩沖層62能夠為后續(xù)形成有源層時提供較好的界面。

s13：在緩沖層62上沉積制作有源層50，有源層50的材料優(yōu)選為igzo，利用照相蝕刻技術(shù)制作有源層50的圖案。在這里，有源層50的厚度約為60nm。

s14：在有源層50上制作柵極絕緣層63。在這里，柵極絕緣層63的材料優(yōu)選為硅的氧化物(siox)，厚度約150nm。

s15：在柵極絕緣層63上制作柵電極40。然后采用自動調(diào)整的方法對有源層50進(jìn)行導(dǎo)體化，即采用已經(jīng)制成的柵電極40作為掩膜板，對有源層50進(jìn)行激光導(dǎo)體化。

s16：在全表面形成層間介電層(ild)64，同時在層間介電層64上形成第一過孔3112和第二過孔4112，有源層50在第一過孔3112和第二過孔4112處暴露出來。在這里，層間介電層64的材料優(yōu)選為siox，厚度約400nm。

s17：在層間介電層上制作漏電極310和源電極410，漏電極310通過第一過孔3112與有源層50連接，源電極410通過第二過孔4112與有源層50連接。

其中，

漏電極320呈梳齒狀，漏電極310包括若干條相互平行設(shè)置的第一齒部311以及在第一齒部311的一端將第一齒部311相互連通的第一干部312；

源電極410呈梳齒狀，源電極410包括若干條相互平行設(shè)置的第二齒部411以及在第二齒部411的一端將第二齒部411相互連通的第二干部412；

第一齒部311與第二齒部411相互平行依次交叉設(shè)置，第一干部312與第二干412部相對設(shè)置，漏電極310通過第一過孔3112與有源層50連接，源電極410通過第二過孔4112與有源層50連接。

s18：在全表面制作保護(hù)層65。保護(hù)層65的材料優(yōu)選為siox，厚度約200nm。

其中，有源層50包括第一條狀51、第二條狀52和第三條狀53。漏電極310包括第一齒部311和第一干部312。源電極410包括第二齒部411和第二桿部412。

實施例五：

圖7為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖7中可以看出，呈梳齒狀的漏電極320包括若干條相互平行設(shè)置的第一齒部321，同時還包括在第一齒部321的上端將其相互連通的第一干部322。呈梳齒狀的源電極420包括若干條相互平行設(shè)置的第二齒部421，同時還包括在第二齒部421的下端將其相互連通的第二干部422。第一齒部321與第二齒部421相互平行依次交叉，且第一干部322和第二干部422相對設(shè)置。優(yōu)選地，第一干部322垂直于第一齒部321設(shè)置，第二干部422垂直于第二齒部421設(shè)置。

在圖7中，第一齒部321包括插入第二齒部421的第一插入部3211，同理，第二齒部421包括插入第一齒部321的第二插入部4211。有源層500包括覆蓋第一插入部3211和第二插入部4211的第一條狀510。即第一條狀510與第一齒部321的一部分重疊，同時與第二齒部421的一部分重疊。在本實施例中，沿基板的法線方向觀測，第一條狀510的正投影為矩形結(jié)構(gòu)，如圖7所示，矩形結(jié)構(gòu)的邊超出了第一齒部321的下端和第二齒部421的上端所在的位置。在圖7所示的結(jié)構(gòu)中，其中的第一插入部3211和第二插入部4211分別為第一齒部321和第二齒部421和第一條狀510的重疊部分。

在本實施例中，沿基板的法線方向觀測，有源層500的正投影位于柵電極41的正投影的內(nèi)部，所以，柵電極41也與第一插入部3211和第二插入部4211重疊。

在本實施例中，為了使漏電極320、源電極420分別與有源層500連接，優(yōu)選地，在第一插入部3211處設(shè)置有使其與有源層500相連接的第一過孔3212，在第二插入部4211處設(shè)置有使其與有源層500相連接的第二過孔4212。因此，漏電極320通過第一過孔3212與有源層500的第一條狀510連接，源電極420通過第二過孔4212與有源層500的第一條狀510連接。

本實施例中的薄膜晶體管，由于第一齒部321和第二齒部421相互交叉，從而減小了薄膜晶體管的布局尺寸，同時增大了漏電極和源電極之間的溝道寬度，有利于高分辨率和高頻性能。當(dāng)將該薄膜晶體管應(yīng)用于goa電路或其他電路時，有利于實現(xiàn)窄邊框顯示面板的設(shè)計。

優(yōu)選地，有源層為銦鎵鋅氧化物。銦鎵鋅氧化物的電子遷移率是非晶硅層的幾十倍，因此，當(dāng)使用銦鎵鋅氧化物作為有源層時，能夠大大提高有源層的電子遷移率，使得該薄膜晶體管具有更高分辨率和高頻驅(qū)動性能。有利于將該薄膜晶體管應(yīng)用于高性能、大尺寸顯示器件。

實施例六：

圖8為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖8中可以看出，本實施例與實施例五不同的是，本實施例中的有源層500不僅包括第一條狀510，還包括第二條狀520，其中第二條狀520與第一條狀510結(jié)合，兩者可以為一體結(jié)構(gòu)，當(dāng)?shù)诙l狀520與第一條狀510為一體結(jié)構(gòu)時，這樣的有源層結(jié)構(gòu)簡單，制作方便。當(dāng)然第一條狀510和第二條狀520可以有重疊的部分，但這并不影響該薄膜晶體管的性能。本發(fā)明中第一條狀510和第二條狀520兩者共同與源極或漏極有重疊的情況，為了方便描述，現(xiàn)將兩者定義為一個結(jié)合體，即第二條狀520和第一條狀510的結(jié)合體。如圖8所示，第二條狀520和第一條狀510的結(jié)合體與源電極420重疊。同理，本實施例中，沿基板的法線方向觀測，有源層500的正投影位于柵電極41的正投影的內(nèi)部。由于有源層500覆蓋了源電極420的第二齒部421和第二干部422，所以能夠在第二齒部421和第二干部422處均設(shè)置第二過孔4212。如圖8所示，本實施例中的第二過孔4212沿源電極420的第二齒部421和第二干部422通長設(shè)置。這樣就使得第一齒部321與源電極420之間的溝道呈“u”型，從而進(jìn)一步增大了漏電極與源電極之間的溝道寬度，有利于將該薄膜晶體管應(yīng)用于高性能、大尺寸顯示器件。

當(dāng)然，在本實施例中，也可以設(shè)置為第二條狀520與第一條狀510的結(jié)合體與漏電極320重疊，此時，只要在漏電極320的第一齒部321和第一干部322上均設(shè)置第一過孔3212就可以達(dá)到相同的技術(shù)效果。

實施例七：

圖9為本實施例中，沿基板法線方向觀測時，薄膜晶體管的結(jié)構(gòu)示意圖。從圖9中可以看出，本實施例相比于實施例六，有源層500進(jìn)一步包括第三條狀530，本發(fā)明中第一條狀510、第二條狀520和第三條狀530三者共同與源極和漏極有重疊的情況，一種情況下，當(dāng)?shù)诙l狀520和第一條狀510的結(jié)合體與源電極重疊時，第三條狀530與漏電極重疊；當(dāng)?shù)诙l狀520和第一條狀510的結(jié)合體與漏電極重疊時，第三條狀530與所述源電極重疊，當(dāng)然也不排除還有其他的組合情況。為了方便描述，現(xiàn)將三者定義為一個結(jié)合體，即第三條狀530與第一條狀510、第二條狀520的結(jié)合體。第三條狀530與第一條狀510、第二條狀520的結(jié)合體與漏電極和源電極重疊。當(dāng)然這里的第三條狀530與第一條狀510可以為一體結(jié)構(gòu)，也可以存在相互重疊的部分，但這并不影響該薄膜晶體管的功能。當(dāng)?shù)谝粭l狀部510、第二條狀部520和第三條狀部530為一體結(jié)構(gòu)時，這樣的有源層在增大了源電極和漏電極之間溝道的寬度的基礎(chǔ)上，同時該有源層結(jié)構(gòu)簡單，制作方便。同理，本實施例中，沿基板的法線方向觀測，有源層500的正投影位于柵電極41的正投影的內(nèi)部。

在本實施例中，在漏電極的第一齒部321和第一干部322處均設(shè)置有第一過孔3212。本實施例中的第一過孔3212沿源電極的第二齒部321和第二干部322通長設(shè)置。這種設(shè)置，使得漏電極和源電極之間的溝道呈波狀，溝道尺寸進(jìn)一步增大，進(jìn)一步提高了該薄膜晶體管的性能。

實施例八：

在本實施例中，將詳細(xì)介紹實施例五至實施例七中的薄膜晶體管的制作方法。如圖10所示，為圖9中薄膜晶體管在200處的截面結(jié)構(gòu)示意圖。該制作方法如下：

s21：采用照相蝕刻技術(shù)，在基板70上制作柵電極41，柵電極41厚度約400nm。

s22：采用化學(xué)氣相沉積的方法，在基板70全表面形成柵絕緣層73。柵絕緣層73的材料優(yōu)選為siox，厚度約450nm。

s23：在柵絕緣層73上制作有源層500，有源層500的材料優(yōu)選為igzo，利用照相蝕刻技術(shù)制作有源層500的圖案。在這里，有源層500的厚度約為100nm。

s24：在全表面形成刻蝕阻擋層(esl)74，esl層74能夠保護(hù)有源層500免受在后制程中金屬刻蝕液的影響。同時esl層74上設(shè)置能將有源層500暴露出來的第一過孔3212和第二過孔4212。在這里，esl層74的材料優(yōu)選為siox，厚度約100nm。

s25：在刻蝕阻擋層74上制作漏電極320和源電極420，漏電極320通過第一過孔3212與有源層500連接，源電極420通過第二過孔4212與有源層500連接。

其中，

漏電極320呈梳齒狀，漏電極320包括若干條相互平行設(shè)置的第一齒部321以及在第一齒部321的一端將所述第一齒部321相互連通的第一干部322；

源電極420呈梳齒狀，源電極420包括若干條相互平行設(shè)置的第二齒部421以及在第二齒部421的一端將第二齒部421相互連通的第二干部422；

第一齒部321與第二齒部421相互平行依次交叉設(shè)置，第一干部322與第二干部422相對設(shè)置，漏電極320通過第一過孔3212與有源層500連接，源電極420通過第二過孔4212與有源層500連接。

s26：在全表面制作保護(hù)層75。保護(hù)層75的材料優(yōu)選為siox，厚度約200nm。

其中，有源層500包括第一條狀510、第二條狀520和第三條狀530。漏電極320包括第一齒部321和第一干部322。源電極420包括第二齒部421和第二干部422。

最后說明的是，以上實施例僅用于說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換。尤其是，只要不存在結(jié)構(gòu)上的沖突，各實施例中的特征均可相互結(jié)合起來，所形成的組合式特征仍屬于本發(fā)明的范圍內(nèi)。只要不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。