本發(fā)明涉及三維存儲器技術(shù)領(lǐng)域，更為具體的說，涉及一種三維存儲器及其制作方法。

背景技術(shù)：

隨著平面型存儲器的不斷發(fā)展，半導體的生產(chǎn)工藝取得了巨大的進步。但是近幾年來，平面型存儲器的發(fā)展遇到了各種挑戰(zhàn)：物理極限，現(xiàn)有的顯影技術(shù)極限以及存儲電子密度極限等。在此背景下，為解決平面型存儲器遇到的困難以及追求更低的單位存儲單元的生產(chǎn)成本，三維存儲器的結(jié)構(gòu)應(yīng)運而生，目前三維存儲器的技術(shù)研發(fā)已成為國際上研發(fā)的主流。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種三維存儲器及其制作方法，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質(zhì)量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

為實現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種三維存儲器的制作方法，包括：

S1、提供一半導體襯底；

S2、在所述半導體襯底一表面上形成存儲結(jié)構(gòu)，其中，所述存儲結(jié)構(gòu)包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內(nèi)的堆疊結(jié)構(gòu)，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁的介質(zhì)層；

S3、沉積金屬層以覆蓋所述介質(zhì)層的內(nèi)壁表面和所述絕緣層朝向所述溝槽的側(cè)面；

S4、回刻蝕所述金屬層，以形成位于所述介質(zhì)層的內(nèi)壁中的金屬柵；

S5、重復步驟S3和S4預設(shè)次數(shù)。

可選的，所述金屬層的材質(zhì)為鎢或鋁。

可選的，所述介質(zhì)層包括：

靠近所述絕緣層一側(cè)的高K介質(zhì)阻擋層；

以及，位于所述高K介質(zhì)阻擋層的內(nèi)壁一側(cè)的種子層，其中，所述種子層的材質(zhì)為氮化鈦或氮化鉭。

可選的，所述種子層的厚度范圍為1nm～10nm，包括端點值。

可選的，述存儲結(jié)構(gòu)的形成包括：

在所述半導體襯底一表面形成沿豎直方向交替堆疊的所述多個絕緣層和多個犧牲層，其中，所述多個絕緣層為第一絕緣層至第N絕緣層，所述多個犧牲層為第一犧牲層至第N-1犧牲層，N為小于2的整數(shù)；

貫穿所述多個絕緣層和多個犧牲層形成所述多個溝道孔；

在所述溝道孔內(nèi)形成所述堆疊結(jié)構(gòu)；

貫穿所述多個絕緣層和多個犧牲層形成所述多個溝槽；

去除所述多個犧牲層；

在相鄰兩個所述絕緣層之間形成所述介質(zhì)層，其中，所述介質(zhì)層覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁。

可選的，所述犧牲層的厚度及絕緣層的厚度范圍均為10nm～80nm，包括端點值。

可選的，所述多個絕緣層和多個犧牲層的厚度總和不小于1微米。

可選的，所述絕緣層的材質(zhì)為二氧化硅，所述犧牲層的材質(zhì)為氮化硅。

可選的，所述半導體襯底為P型半導體襯底。

相應(yīng)的，本發(fā)明還提供了一種三維存儲器，所述三維存儲器采用上述的三維存儲器的制作方法制作而成。

相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點：

本發(fā)明提供了一種三維存儲器及其制作方法，制作方法，包括：S1、提供一半導體襯底；S2、在所述半導體襯底一表面上形成存儲結(jié)構(gòu)，其中，所述存儲結(jié)構(gòu)包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內(nèi)的堆疊結(jié)構(gòu)，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁的介質(zhì)層；S3、沉積金屬層以覆蓋所述介質(zhì)層的內(nèi)壁表面和所述絕緣層朝向所述溝槽的側(cè)面；S4、回刻蝕所述金屬層，以形成位于所述介質(zhì)層的內(nèi)壁中的金屬柵；S5、重復步驟S3和S4預設(shè)次數(shù)。由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質(zhì)量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請實施例提供的一種三維存儲器的制作方法的流程圖；

圖2a～2d為與圖1中制作方法相應(yīng)的結(jié)構(gòu)流程圖；

圖3為本申請實施例提供的一種存儲結(jié)構(gòu)的制作方法的流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

正如背景技術(shù)所述，隨著平面型存儲器的不斷發(fā)展，半導體的生產(chǎn)工藝取得了巨大的進步。但是近幾年來，平面型存儲器的發(fā)展遇到了各種挑戰(zhàn)：物理極限，現(xiàn)有的顯影技術(shù)極限以及存儲電子密度極限等。在此背景下，為解決平面型存儲器遇到的困難以及追求更低的單位存儲單元的生產(chǎn)成本，三維存儲器的結(jié)構(gòu)應(yīng)運而生，目前三維存儲器的技術(shù)研發(fā)已成為國際上研發(fā)的主流。

現(xiàn)有的三維存儲器的金屬柵的電阻較大、且柵控能力較差，使得三維存儲器的性能較差。經(jīng)研究，發(fā)明人發(fā)現(xiàn)造成上述技術(shù)問題的原因是由于金屬層的沉積是在橫向的介質(zhì)層的內(nèi)壁空間內(nèi)進行填充，再加上溝道孔的阻擋作用，使得金屬層并不能很好的填充進介質(zhì)層的內(nèi)壁空間，進而使得制作的金屬柵的質(zhì)量較差。

基于此，本申請實施例提供了一種三維存儲器及其制作方法，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質(zhì)量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。為實現(xiàn)上述目的，本申請實施例提供的技術(shù)方案如下，具體結(jié)合圖1至圖3所示，對本申請實施例提供的技術(shù)方案進行詳細的描述。

參考圖1所示，為本申請實施例提供的一種三維存儲器的制作方法的流程圖，其中，制作方法包括：

S1、提供一半導體襯底；

S2、在所述半導體襯底一表面上形成存儲結(jié)構(gòu)，其中，所述存儲結(jié)構(gòu)包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內(nèi)的堆疊結(jié)構(gòu)，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁的介質(zhì)層；

S3、沉積金屬層以覆蓋所述介質(zhì)層的內(nèi)壁表面和所述絕緣層朝向所述溝槽的側(cè)面；

S4、回刻蝕所述金屬層，以形成位于所述介質(zhì)層的內(nèi)壁中的金屬柵；

S5、重復步驟S3和S4預設(shè)次數(shù)。

由上述內(nèi)容可知，本申請實施例提供的技術(shù)方案，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質(zhì)量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

具體的，結(jié)合圖2a至2d所示，對本申請實施例提供的制作方法進行更為詳細的描述，其中，圖2a～2d為與圖1中制作方法相應(yīng)的結(jié)構(gòu)流程圖。

參考圖2a所示，其對應(yīng)圖1中步驟S1，首先提供一半導體襯底100。在本申請一實施例中，半導體襯底100優(yōu)選為P型半導體襯底，其材質(zhì)可以為硅襯底，且其電阻率和缺陷數(shù)量有一定要求，對此需要根據(jù)實際應(yīng)用進行具體選取，對此本申請不做具體限制。

參考圖2b所示，其對應(yīng)圖1中步驟S2，在所述半導體襯底100一表面上形成存儲結(jié)構(gòu)，其中，所述存儲結(jié)構(gòu)包括：位于所述半導體襯底100一表面上、且沿豎直方向疊加的多個絕緣層200，多個貫穿所述多個絕緣層200的溝道孔及位于所述溝道孔內(nèi)的堆疊結(jié)構(gòu)300，多個貫穿所述多個絕緣層200的溝槽400，以及，覆蓋相鄰兩個所述絕緣層200之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)300側(cè)壁的介質(zhì)層500。

其中，本申請實施例提供的堆疊結(jié)構(gòu)300包括有：形成在溝道孔400側(cè)壁的阻擋層310，其中，阻擋層310的材質(zhì)可以為二氧化硅材質(zhì)；形成在阻擋層310背離溝道孔一側(cè)的存儲層320，其中，存儲層320的材質(zhì)可以為氮化硅材質(zhì)；形成在存儲層320背離阻擋層310一側(cè)的隧穿層330，其中，隧穿層330的材質(zhì)可以為二氧化硅材質(zhì)；形成在隧穿層330背離存儲層320一側(cè)的多晶硅層340；以及，位于多晶硅層340背離隧穿層330一側(cè)的二氧化硅填充層350和外延硅360，其中，二氧化硅填充層350位于外延硅360背離半導體襯底100一側(cè)。在本申請另一實施例中，二氧化硅填充層350還可以為氮化硅填充層，對此本申請不作具體限制。

此外，本申請實施例提供的介質(zhì)層500包括有：靠近所述絕緣層200一側(cè)的高K介質(zhì)阻擋層510；以及，位于所述高K介質(zhì)阻擋層510的內(nèi)壁一側(cè)的種子層520，其中，所述種子層520的材質(zhì)為氮化鈦或氮化鉭。其中，位于相鄰兩個絕緣層300之間空間的內(nèi)壁表面的高K介質(zhì)阻擋層510，其中，高K介質(zhì)阻擋層510可以為氧化鋁層，為了存儲存儲器的擦除性能，可以為HfO等高K介質(zhì)。

具體參考圖3所示，為本申請實施例提供的一種存儲結(jié)構(gòu)的制作方法的流程圖，其中，所述存儲結(jié)構(gòu)的形成包括：

S21、在所述半導體襯底一表面形成沿豎直方向交替堆疊的所述多個絕緣層和多個犧牲層，其中，所述多個絕緣層為第一絕緣層至第N絕緣層，所述多個犧牲層為第一犧牲層至第N-1犧牲層，N為小于2的整數(shù)。

其中，本申請實施例可選的所述絕緣層的材質(zhì)為二氧化硅，所述犧牲層的材質(zhì)為氮化硅；以及，二氧化硅絕緣層還可以摻雜有磷、硼、氟、碳等雜質(zhì)。另外，本申請實施例可選的所述犧牲層的厚度及絕緣層的厚度范圍均為10nm～80nm，包括端點值。在本申請一實施例中，所述多個絕緣層和多個犧牲層的厚度總和不小于1微米。

S22、貫穿所述多個絕緣層和多個犧牲層形成所述多個溝道孔。

S23、在所述溝道孔內(nèi)形成所述堆疊結(jié)構(gòu)。

堆疊結(jié)構(gòu)的制作過程可選的，依次在溝道孔內(nèi)沉積阻擋層、存儲層、隧穿層、多晶硅層；而后進行溝道孔內(nèi)底部刻蝕，刻蝕完畢后進行外延硅的生長，最后進行二氧化硅的填充。

S24、貫穿所述多個絕緣層和多個犧牲層形成所述多個溝槽。

S25、去除所述多個犧牲層。

在犧牲層為氮化硅材質(zhì)時，通過磷酸漂洗溝槽以對氮化硅的犧牲層進行去除，其中，磷酸的溫度可以為100攝氏度～200攝氏度，包括端點值，以及，漂洗時間可以為10min～100min，包括端點值。

S26、在相鄰兩個所述絕緣層之間形成所述介質(zhì)層，其中，所述介質(zhì)層覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁。

去除犧牲層完畢后，對溝槽內(nèi)進行高K介質(zhì)阻擋層的沉積和種子層的沉積，其中，種子層的厚度范圍可以為1nm～10nm，包括端點值；其中，高K介質(zhì)阻擋層覆蓋相鄰兩個絕緣層之間相對的表面以及堆疊結(jié)構(gòu)的阻擋層側(cè)面呈U形結(jié)構(gòu)，以及，種子層覆蓋高K介質(zhì)阻擋層的內(nèi)壁表面同樣呈U形結(jié)構(gòu)。

參考圖2c所示，其對應(yīng)圖1中步驟S3，沉積金屬層600以覆蓋所述介質(zhì)層500的內(nèi)壁表面和所述絕緣層200朝向所述溝槽400的側(cè)面。其中，進行金屬層的沉積，其中，沉積工藝包括但不限于CVD、PVD和ALD等。可選的，所述金屬層的材質(zhì)可以為鎢或鋁等。

參考圖2d所示，其對應(yīng)圖1中步驟S4，回刻蝕所述金屬層600，以形成位于所述介質(zhì)層500的內(nèi)壁中的金屬柵610。其中，通過回刻蝕工藝使得每一柵結(jié)構(gòu)的金屬材料之間相互隔離為金屬柵610，其中，刻蝕工藝可以為濕法刻蝕工藝，也可以為干法刻蝕工藝。

而后，通過重復步驟S3和S4的過程，以得到高質(zhì)量的金屬柵，進而達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

相應(yīng)的，本申請實施例還提供了一種三維存儲器，所述三維存儲器采用上述任意一實施例提供的三維存儲器的制作方法制作而成。

本申請實施例提供了一種三維存儲器及其制作方法，制作方法，包括：S1、提供一半導體襯底；S2、在所述半導體襯底一表面上形成存儲結(jié)構(gòu)，其中，所述存儲結(jié)構(gòu)包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內(nèi)的堆疊結(jié)構(gòu)，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應(yīng)所述堆疊結(jié)構(gòu)側(cè)壁的介質(zhì)層；S3、沉積金屬層以覆蓋所述介質(zhì)層的內(nèi)壁表面和所述絕緣層朝向所述溝槽的側(cè)面；S4、回刻蝕所述金屬層，以形成位于所述介質(zhì)層的內(nèi)壁中的金屬柵；S5、重復步驟S3和S4預設(shè)次數(shù)。由上述內(nèi)容可知，本申請實施例提供的技術(shù)方案，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質(zhì)量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。