一般而言，本發(fā)明涉及場效應晶體管(fet)的半導體裝置的制造，更具體而言，涉及通過對一可熱膨脹材料執(zhí)行即熱工藝以于finfet裝置上形成應變溝道區(qū)的各種方法。

背景技術(shù)：

在現(xiàn)代集成電路(例如微處理器、存儲裝置等)中，裝置在受限的芯片面積上提供有非常大數(shù)量的電路元件，特別是晶體管。晶體管有多種外觀以及形式，例如平面晶體管，鰭式場效應晶體管(finfet)晶體管，納米線裝置等。該晶體管通常是nmos(nfet)或pmos(pfet)，其中，該“n”以及“p”的指定是基于用以創(chuàng)制該裝置的源/漏區(qū)域的摻雜劑的類型。所謂cmos(互補金屬氧化物半導體)技術(shù)或產(chǎn)品是指同時使用nmos與pmos晶體管裝置制造的集成電路產(chǎn)品。無論該晶體管裝置的物理配置如何，每一個晶體管裝置包括形成于半導體基板中的橫向隔開的漏極以及源極區(qū)域，位于該基板上方以及該源/漏區(qū)域之間的柵極電極結(jié)構(gòu)，以及位于該柵極電極以及該基板之間的柵極絕緣層。當施加適當?shù)碾妷褐猎摉艠O電極時，于該漏極以及源極區(qū)域之間形成導電性的溝道區(qū)域，及電流從該源極區(qū)域流向該漏極區(qū)域。

傳統(tǒng)的場效應晶體管(fet)是一種平面型裝置，其中，該裝置的整體溝道區(qū)域為平行形成且略低于該半導體基板的該平面型上表面。為了提高平面型場效應晶體管的運行速度并增加平面型場效應晶體管于集成電路產(chǎn)品上的設(shè)置的密度，裝置的設(shè)計者在過去的幾十年中已大大降低了平面型場效應晶體管的物理尺寸。具體而言，平面型場效應晶體管的溝道長度已顯著降低，這導致了切換速度的提高以及平面型場效應晶體管的運行電流及電壓的降低。然而，降低平面型場效應晶體管的溝道長度也減小了該源極區(qū)域與漏極區(qū)域之間的距離。在某些情況下，這種源極以及漏極之間的間隔的減少使得它難以有效抑制該源極區(qū)域以及該溝道的電勢受到該漏極區(qū)域的電勢的不利影響。這有時被稱為所謂的短溝道效應，其中，該場效應晶體管作為有源開關(guān)的特性會退化。

相比于平面型場效應晶體管，還有所謂的3d裝置，例如，說明性為三維結(jié)構(gòu)的(finfet)裝置。圖1為說明性的現(xiàn)有技術(shù)的形成于一半導體基板102上方的finfet半導體裝置100的透視視圖，其中該裝置100的鰭片114是由該基板102的材料(例如硅)所制成。該裝置100包括多個溝槽113，三個說明性鰭片114，一柵極結(jié)構(gòu)116，側(cè)壁間隔118以及柵極覆蓋層120。位于該溝槽113中的絕緣材料117決定有助于電活動的該鰭片114的有源部分。該柵極結(jié)構(gòu)116通常是由一層絕緣材料所組成(未個別予顯示)，例如，高k絕緣材料層，以及一或多層作為該裝置100的該柵極電極的導電材料層。該鰭片114具有三維配置：高度h，寬度w，以及軸長l。當該裝置100處于操作狀態(tài)時，該軸長l對應于該裝置100的電流行駛的方向。該鰭片114中由該柵極結(jié)構(gòu)116所覆蓋的部分為該finfet裝置100的溝道區(qū)域。位于該間隔118的外側(cè)的該鰭片的該部分114將成為該裝置100的源/漏極區(qū)域的部分。

于finfet裝置100中，該柵極結(jié)構(gòu)116包括了兩側(cè)以及該鰭片114的上表面以形成三柵結(jié)構(gòu)，以使用具有三維結(jié)構(gòu)而非平面結(jié)構(gòu)的溝道。在某些情況下，絕緣覆蓋層，例如氮化硅，是位于該鰭片114的頂部，且該finfet裝置僅具有雙柵結(jié)構(gòu)(僅側(cè)壁)。不同于平面型fet，垂直于該半導體基板的表面形成的溝道用以增加該裝置的每個足印(footprint)的驅(qū)動電流。另外，于finfet中，通過位于狹窄的、完全耗盡的半導體鰭片上的該改進的柵極控制顯著減少了該短溝道效應。當施加適當?shù)碾妷旱絝infet裝置100的該柵極電極116時，該鰭片114表面(以及靠近該表面的內(nèi)部部分)，即縱向定向的側(cè)壁以及該鰭片的該上表面的頂部，形成表面反轉(zhuǎn)層或體積反層(volumeinversionlayer)，以使電流傳導。因此，對于一個給定的情節(jié)空間(或足印)，finfet往往能夠產(chǎn)生比平面型晶體管裝置顯著較高的驅(qū)動電流。此外，該裝置被“關(guān)閉”之后的finfet裝置的漏電流相比于平面型場效應晶體管的漏電流明顯降低，此是由于finfet裝置上的該“鰭片”溝道的優(yōu)良柵極靜電控制。總之，finfet裝置的三維結(jié)構(gòu)相比于平面型fet是一種優(yōu)良的mosfet結(jié)構(gòu)，特別是在20納米以上的cmos技術(shù)節(jié)點。

裝置制造商在不斷地壓力下生產(chǎn)相比于先前幾代裝置具有更高性能以及更低生產(chǎn)成本的集成電路產(chǎn)品。因此，裝置設(shè)計者在花費了大量的時間以及精力以最大限度地提高裝置性能的同時，也一直尋求降低制造成本、提高制造可靠性的各種途徑。由于其涉及到3d裝置，裝置設(shè)計者已花費了多年，并采用了各種技術(shù)以努力提供這種裝置的性能、質(zhì)量以及可靠度。一種方法已被用于提高finfet裝置的性能包括在該裝置的該溝道區(qū)域給予所需的應變以提升裝置性能，從而提高載流子的遷移率，例如電子或空穴，這取決于待生產(chǎn)的裝置的類型。具體而言，在n型finfet裝置的該溝道區(qū)域上誘發(fā)拉伸應變以提升其性能，而在p型finfet裝置的該溝道區(qū)域上誘發(fā)壓縮應變以提升其性能。用于在該裝置的該溝道區(qū)域中創(chuàng)制所需的應變條件的特定的技術(shù)包括，在形成該柵極結(jié)構(gòu)之后，移除在源/漏區(qū)域中的該鰭片的一部分，并使用相比于原鰭片具有不同的晶格常數(shù)的不同的半導體材料替換該鰭片的部分(例如硅鍺，鍺以及碳化硅材料)。這個替代半導體材料通常是通過執(zhí)行一個或多個選擇性的外延沉積工藝而形成。作為在該源/漏區(qū)域中該晶格失配材料的添加的結(jié)果，可在該裝置的該溝道區(qū)域上誘發(fā)所需的應變-拉伸或壓縮。

不幸的是，隨著裝置尺寸的不斷減小，特別是該裝置的該柵極間距的不斷減小，源/漏區(qū)域中的該晶格失配材料僅有非常小的空間。因此，在該源/漏區(qū)域中由相對較少數(shù)量的該晶格失配材料所引起的應變可能小于有效地在該溝道區(qū)域上創(chuàng)制該所需應變量，且所誘發(fā)的該應變可能不會像預期的那樣穩(wěn)定或永久。

本發(fā)明涉及通過在可熱膨脹材料上進行加熱工藝以于集成電路產(chǎn)品上的finfet裝置上形成應變溝道區(qū)域的各種方法，可以解決或減少上述指出的一個或多個問題。

技術(shù)實現(xiàn)要素：

以下為本發(fā)明提供的簡化的摘要，以便對本發(fā)明的某些方面提供基本的了解。本摘要不是本發(fā)明的詳盡概述。其并非用于識別本發(fā)明的關(guān)鍵或重要因素，也不是用于限定本發(fā)明的范圍。其唯一的目的在于用簡化的形式呈現(xiàn)一些概念，以作為后續(xù)更詳盡的描述的一個前奏。

一般而言，本發(fā)明涉及通過于可熱膨脹材料上執(zhí)行加熱工藝以于finfet裝置上形成應變溝道區(qū)域的各種方法，其中本發(fā)明的說明性方法包括于半導體基板中形成整體鰭片結(jié)構(gòu)，于絕緣材料層的上方以及所述整體鰭片結(jié)構(gòu)的暴露部分的周圍形成柵極結(jié)構(gòu)，以及移除未被所述柵極結(jié)構(gòu)覆蓋的所述整體鰭片結(jié)構(gòu)的所述垂直高度部分的至少一部分，以定義出位于所述柵極結(jié)構(gòu)下方的所述整體鰭片結(jié)構(gòu)的一剩余部分，其中，所述剩余部分包括溝道部分以及位于所述溝道部分的較低部分。于本實施例中，所述方法還包括實質(zhì)上移除所有未被所述柵極結(jié)構(gòu)覆蓋的所述絕緣材料層，形成鄰接于所述整體鰭片結(jié)構(gòu)的所述剩余部分的可熱膨脹材料層，于所述可熱膨脹材料層上執(zhí)行加熱工藝以使所述可熱膨脹材料層膨脹，凹陷所述可熱膨脹材料層以使其具有凹陷上表面從而暴露所述整體鰭片結(jié)構(gòu)的所述剩余部分的所述溝道部分的邊緣，以及使用所述溝道部分的所述暴露邊緣作為生長表面以于所述可熱膨脹材料層的所述凹陷上表面的上方生長半導體材料。

附圖說明

本發(fā)明內(nèi)容可通過參考下面的描述及其所附的圖式進行理解，其中同樣的數(shù)字用于識別同樣的元件，其中：

圖1描繪說明性先前技術(shù)的finfet裝置的示例；

圖2a至2w描繪了本發(fā)明揭示的用于在finfet裝置上形成應變溝道區(qū)域的各種說明性的新穎方法；以及

圖3a至3s描繪了本發(fā)明揭示的通過于可熱膨脹材料上執(zhí)行加熱工藝以形成應變溝道區(qū)域的另一說明性的新穎方法；

雖然本發(fā)明中所公開的目標可以進行各種修改及替換，其具體的實施例已通過圖式中的實施例的方式予以顯示并詳細描述。然而，應了解的是，具體實施例的描述內(nèi)容并非意欲將本發(fā)明限制于該發(fā)明的特定形式，相反的，其目的是要涵蓋在本發(fā)明的精神和范圍以及所界定的權(quán)利要求范圍內(nèi)的所有的修改、相等者以及替代品。

具體實施方式

本發(fā)明的各種說明性實施例的描述如下。為使描述清晰，并不是所有的實際實現(xiàn)功能都將在此說明書中予以描述。應明確注意的是，在任何此類實際實施例的發(fā)展中，眾多的具體實施決策必須完成開發(fā)商們的具體目標，例如，符合與系統(tǒng)相關(guān)的以及與企業(yè)相關(guān)的約束性，其將根據(jù)各不同的實施例而有所不同。此外，應注意的是，這樣的一個發(fā)展努力可能是復雜并耗時的，但絕不會是一個例行的承諾，其將為本發(fā)明所述技術(shù)領(lǐng)域的技術(shù)人員帶來益處。

本發(fā)明的目標現(xiàn)將通過所附的圖示予以描述。于該圖式中的各種結(jié)構(gòu)、系統(tǒng)以及裝置的概要性描述僅用于說明的目的，以不掩蓋本披露中可由本領(lǐng)域技術(shù)人員所悉知的細節(jié)。然而，所附的圖式包括描述以及解釋本發(fā)明的說明性實施例。在本發(fā)明中所使用的單詞以及短語應理解并解釋為具有與相關(guān)技術(shù)領(lǐng)域人員所理解的那些單詞以及短語相一致的意思。無特殊定義的術(shù)語或短語，即，一個不同于本領(lǐng)域技術(shù)人員所理解的普通的和習慣的含義定義，在此暗含了使用一致的術(shù)語以及短語。一個術(shù)語或短語所暗含的特殊含義的程度，即除了本領(lǐng)域技術(shù)人員所理解的意思，這樣的一個特定含義將通過定義的方式在說明書中予以明文規(guī)定，藉以直接且明確地提供該術(shù)語或短語的特定定義。

本發(fā)明所公開的方法可用于制造n型裝置以及p型裝置，以及這類裝置的柵極結(jié)構(gòu)可以使用所謂的“先柵極”或“替換柵極”(“后柵極”或“后金屬柵極(gate-metal-last)”)技術(shù)來形成?；趯Ρ旧暾埖耐暾睦斫?，本領(lǐng)域的技術(shù)人員可以明確地了解，本方法可應用于各種裝置，包括，但不限于，邏輯裝置、存儲裝置等。結(jié)合參考所附的圖式，本發(fā)明的方法以及裝置的各種說明性實施例將在此予以更詳細的描述。以下描述的各層材料可以通過任何各種不同的已知技術(shù)來形成，例如，化學氣相沉積(cvd)法、原子層沉積(ald)工藝、熱生長工藝、外延生長工藝、旋涂技術(shù)等。此外，如在此以及在所附的權(quán)利要求書中所使用的，單詞“相鄰”是一個廣義的解釋，應理解為其涵蓋了一個特征，其實際接觸其他特征或接近那其他特征。

圖2a至圖2w描繪了本發(fā)明揭示的用于在finfet裝置上形成應變溝道區(qū)域的各種說明性的新穎方法。當然，本發(fā)明描述的該集成電路也可能包括其他類型的場效應晶體管裝置，例如平面型場效應晶體管。一般而言，許多的圖頁包含兩個不同的視圖-該上圖是通過該裝置的柵極寬度(gw)方向的該柵極的橫截面視圖，而該圖式中的下圖是通過沿著鰭片16的軸向長度(即對應于該裝置的柵極長度(gl)的一個方向，也就是當裝置10運作時電流傳輸?shù)姆较?的該其中一個鰭片16的視圖。其他的橫截面視圖同樣也描繪于一些圖式中，它們將在下文中予以更全面的描述。參照圖2a，本發(fā)明描述的產(chǎn)品10將形成于由一半導體材料，如一塊硅基板，所構(gòu)成的一半導體基板12的上方。因此，術(shù)語“基板”或“半導體基板”應被理解為涵蓋了所有的半導體材料。

圖2a描繪了在通過圖案化鰭片形成蝕刻掩膜13執(zhí)行了一個或多個蝕刻工藝，如各向異性刻蝕工藝之后，以形成多個鰭片形成溝槽14，從而定義出多個整體鰭片結(jié)構(gòu)16的產(chǎn)品10。該整體鰭片結(jié)構(gòu)16具有橫向?qū)挾?6w以及高度(對應于該溝槽14的深度14h)，兩者都可以根據(jù)特定的應用而有所不同。此外，該鰭片形成溝槽14的整體尺寸，形狀以及配置，以及該整體鰭片結(jié)構(gòu)16可根據(jù)特定的應用而有所不同。于本發(fā)明描述的一實施例中，該鰭片形成溝槽14的初始深度14h可比傳統(tǒng)鰭片形成溝槽的深度顯著更深，其原因?qū)⒂谙挛挠枰愿娴慕忉?。例如，于說明性實施例中，該深度14h可能大約在100至150nm，這樣的尺寸可以根據(jù)特定應用而有所不同。該鰭片16的橫向?qū)挾?6w(于電流傳遞的方向)同樣也可根據(jù)特定應用而有所不同，例如8至15nm。該尺寸16h是指當產(chǎn)品10一旦完成，該鰭片16最終暴露鰭片高度的目標高度。于說明性實施例中，該尺寸16h可大約為35至45nm。該整體鰭片16包括將成為該finfet裝置的應變溝道區(qū)域且將設(shè)置于該柵極結(jié)構(gòu)(未予顯示)的下方的溝道部分16x(包括高度16h)以及設(shè)置于該溝道部分16x下方的較低部分16y。

于該附圖所描繪的該說明性實施例中，該鰭片形成溝槽14以及該鰭片均被描繪為具有均勻的尺寸及形狀。然而，在該溝槽14的尺寸以及形狀上的這種均勻性并不需要在本發(fā)明揭示的至少某些方面予以實施。于該附圖中，該鰭片形成溝槽14被描繪為已通過執(zhí)行各向異性刻蝕工藝而形成，其導致該整體鰭片結(jié)構(gòu)16具有示意性(及簡單)描繪的，大致為矩形的配置。于實際的現(xiàn)實世界的裝置，該鰭片16的側(cè)壁可以稍微向外傾斜(即該鰭片可在鰭片的底部比它們在鰭片的頂部更寬)，雖然該配置未在附圖中予以描述。因此，該溝槽14以及鰭片16的尺寸及配置，及它們的制造方法不應被認為是本發(fā)明的限制。為了便于揭示，僅有基本矩形溝槽14以及鰭片16將在隨后的圖式中予以描述。此外，該finfet裝置可形成為具有任意所需數(shù)量的鰭片16。該圖案化鰭片形成蝕刻掩膜13可有一單層或多層材料所構(gòu)成。于一實施例中，該圖案化鰭片形成蝕刻掩膜13可以由位于該基板12頂部的所謂的襯墊氧化層以及位于該襯墊氧化層頂部的所謂的襯墊氮化層所組成。

圖2b描繪了在執(zhí)行了幾個工藝操作之后的產(chǎn)品10。首先，沉積一絕緣材料層15(二氧化硅)以溢出該鰭片形成溝槽14以及該鰭片形成蝕刻掩膜13。然而，執(zhí)行至少一工藝操作，例如視需要的化學機械拋光(cmp)工藝，以使用該鰭片16作為拋光阻擋而平坦化該絕緣材料層15的上表面。這個工藝操作移除了該鰭片形成蝕刻掩膜13，并暴露了該鰭片16的上表面16s。接下來，執(zhí)行定時的凹陷蝕刻工藝以凹陷該絕緣材料層15以使其具有凹陷的上表面15r而暴露出該鰭片16的該目標最終鰭片高度16h，即這個工藝暴露了該溝道部分16x。

圖2c描繪了在形成柵極絕緣層18(對于最終柵極結(jié)構(gòu)或替代柵極結(jié)構(gòu))于該鰭片16的暴露的溝道部分16x上之后的裝置10。于說明性實施例中，該柵極絕緣層18可以是通過執(zhí)行熱生長工藝而形成的二氧化硅層。該柵極絕緣材料18的厚度可根據(jù)特定應用而有所不同。

圖2d描繪了兩個典型且代表性的柵極電極20以及柵極覆蓋層22形成于該絕緣材料層18的上方以及該鰭片16的該暴露的溝道部分16x的周圍之后的產(chǎn)品10。圖2d中的上圖為僅通過該柵極電極結(jié)構(gòu)20中的一個的視圖。如上所述，該柵極絕緣層18可由各種不同的材料，例如二氧化硅，所謂的高k(k大于10)絕緣材料(其中k為相對介電常數(shù))等所組成。同樣的，柵極電極20也可能是一種材料例如多晶硅或非晶硅，或其可由一或多個作為該柵極電極20的金屬層所組成。在對本發(fā)明進行了一個完整的閱讀之后，本領(lǐng)域的技術(shù)人員將認識到該柵極絕緣層18以及該柵極電極20在本質(zhì)上具有代表性。也就是，它們可由各種不同的材料構(gòu)成且它們具有不同的配置。該柵極絕緣層18以及該柵極電極20可為虛擬柵極結(jié)構(gòu)(當使用“替代柵極”制造技術(shù)時使用)的一部分，或者它們可以是完成產(chǎn)品的最終柵極結(jié)構(gòu)的一部分。圖2d中還描繪了說明性的柵極覆蓋層22，如氮化硅，其形成于各該柵極電極20的上方。相鄰柵極電極20之間的橫向?qū)挾?1以及間距17可依據(jù)特定應用而有所不同。于說明性實施例中，該橫向?qū)挾?1可大約在15至30nm，該間距17可大約在45至90nm。

圖2e描繪了側(cè)壁間隔24靠近該柵極電極結(jié)構(gòu)20形成之后的產(chǎn)品10。該間隔24通過沉積間隔材料層(如氮化硅)而形成，隨后執(zhí)行各向異性蝕刻工藝?？偟膩碚f，該柵極電極20，該柵極覆蓋層22以及該間隔24可被認為是柵極結(jié)構(gòu)19(其也可以包括該柵極絕緣層18的一些部分)。

圖2f至圖2h描繪了該產(chǎn)品10的進一步加工工藝。圖2f的下圖以及圖2g中的簡單平面圖只描繪了單一柵極結(jié)構(gòu)19以免圖式過于復雜。如圖所示，執(zhí)行定時的蝕刻工藝以移除該裝置的源/漏區(qū)域中的該鰭片16的暴露部分的垂直高度的至少一部分，即移除未被該柵極結(jié)構(gòu)19以及該間隔24覆蓋的該鰭片16部分。該源/漏區(qū)域中鰭片16的暴露部分的總高度的至少一些的移除定義出該整體鰭片結(jié)構(gòu)16的剩余部分16z。該剩余部分16z位于該柵極結(jié)構(gòu)19的下方，其包括溝道部分16x(包括邊緣16e)以及位于該溝道部分16x下方的較低部分16y(包括緣邊23)。該鰭片移除蝕刻工藝也導致形成或定義出多個定義于該該裝置的源/漏區(qū)域中的絕緣材料15中的鰭片空腔15x(圖2h)，其中，該鰭片的凹陷表面16r定義出該鰭片空腔15x的該底面。于所述的實施例中，該鰭片空腔15x的深度大約對應于該溝槽14的深度(注意圖2f的底面中，其中該凹陷表面與該溝槽14的凹陷表面14s大約處于同一水平)。然而，該鰭片空腔15x的深度以及該溝槽14不需要在所有應用中都是相同的，例如，該源/漏區(qū)域中的鰭片16的暴露部分的僅一半可能會被移除。

圖2i至圖2p描繪了該裝置為pmos裝置的說明性情況。圖2i至圖2k描繪了未摻雜的半導體材料26p形成于該鰭片空腔15x之后的產(chǎn)品10。于說明性實施例中，該半導體材料26p的上表面26s可設(shè)置為與該絕緣材料層15的上表面15r(圖2k)實質(zhì)上齊平，因此，僅所需的暴露的溝道區(qū)域部分16x(具有暴露的高度16h)位于表面26s的水平的上方。于一實施例中，該半導體材料26p可通過將上表面26s作為“成形的(as-formed)”表面的這樣一個方式來形成。于其他應用中，該半導體材料15可通過這個一種方式，其最初溢出該空腔15x，之后進行回蝕刻工藝以確保該上表面26s位于該所需的高度水平。需注意，該鰭片16的溝道部分16x的邊緣16e，即該鰭片16位于該柵極結(jié)構(gòu)19的下方以及位于該材料26p的表面26s的上方的部分在形成該半導體材料26p之后暴露。該半導體材料26p可由不同于該基板材料12的半導體材料所組成。例如，該半導體材料26p可由具有鍺濃度大于或等于50％的硅鍺所制成(si(1-x)gex其中“x”的范圍是0.5至0.95)，例如si0.25ge0.75或si0.50ge0.50，實質(zhì)純鍺，或第iii至v族材料等。該半導體材料26p可通過執(zhí)行外延生長工藝來形成，其可具有大致相當于該鰭片空腔15x的深度的厚度。在本發(fā)明與所附權(quán)利要求書中所陳述的半導體材料，例如該材料26p為“未摻雜”，可理解為該半導體材料不是故意摻雜的意思，但其仍可包含最高大約10×10¹⁶離子/cm³的殘余摻雜。如所描述的，在這個特定實施例中，該半導體材料26p在該鰭片的剩余部分16z的較低部分16y的邊緣23上產(chǎn)生壓縮應力。此壓縮應力29的大小可根據(jù)特定應用而有所不同。還需注意的是，該鰭片16的的溝道部分16x的邊緣16e依然是自由表面且因該邊緣16e未與該半導體材料26p接觸而不會受到應力29的影響，即該鰭片16的溝道部分16x于該工藝中的此刻可實質(zhì)上保持松弛(relaxed)。然而，由于在該鰭片16的較低部分16y上由該半導體材料26p所產(chǎn)生的該壓縮應力29位于該鰭片16的溝道部分16x的下方，該鰭片16的溝道部分16x現(xiàn)在有效地位于具有壓縮應力的虛擬基板上。

圖2l至圖2n描繪了半導體材料28形成于該半導體材料26p的上方之后的產(chǎn)品10。該第二半導體材料28的厚度可依據(jù)特定應用而有所不同，例如40至50nm，但其通常具有足夠的厚度以覆蓋該鰭片16的溝道部分16x的邊緣16e。如圖2n所示，該第二半導體材料28可具有實質(zhì)均勻的矩形配置，或其可具有類金剛石配置，如虛線28x所示。該第二半導體材料28可由具有不同組成成分的半導體材料所組成，如鍺濃度低于該半導體材料26p的鍺濃度，其中該鍺濃度可進行被優(yōu)化，以使下游流程工藝更為簡單，減低接觸電阻，以及強化由層26p誘發(fā)的應變。該第二半導體材料28可通過使用該第一半導體材料26p以及該溝道部分16x的邊緣16e作為生長表面而執(zhí)行外延生長工藝來形成。于一說明性實施例中，該第二半導體材料28可以摻雜如硼及銦之類的第iii族材料。該第iii族材料可在當材料28形成時以原位摻雜方式引入，或在形成材料28后通過植入的方式引入。于一說明性實施例中，該第二半導體材料28中第iii族材料(如硼)的數(shù)量可落入至少大約10²¹離子/cm³的范圍內(nèi)。在一些應用中，該第二半導體材料28的鍺量可進行優(yōu)化以使第iii族材料保留在該第二半導體材料28中的量最大化以減小接觸電阻。如所描述的，該第二半導體材料28于該鰭片16的溝道區(qū)域部分16x的邊緣16e上產(chǎn)生壓縮應力31。此壓縮應力31的大小可根據(jù)特定應用而有所不同。還應注意的是，由于該鰭片16的溝道部分16x的邊緣16e現(xiàn)在由該第二半導體材料28所覆蓋，即由于邊緣16e不再是“自由表面”，通過該半導體材料26p，該鰭片16的溝道部分16x會受到來自第二半導體材料28的應力31以及由該第二半導體材料26p在低于該鰭片16的溝道部分16x的該鰭片的較低部分16y上所誘發(fā)的應力29的顯著部分的影響。

于本發(fā)明所描述的該說明性實施例中，該裝置通過使用替代柵極制造技術(shù)來制造。因此，圖2o描繪了在執(zhí)行了幾個工藝操作之后的產(chǎn)品。首先，沉積絕緣材料層30(例如二氧化硅)于該基板的上方。然后，執(zhí)行一個或多個化學機械拋光(cmp)工藝以平坦化絕緣材料層30的上表面與該柵極電極20的上表面。這導致了該柵極覆蓋層22的移除。之后，執(zhí)行一個或多個蝕刻工藝以移除該柵極結(jié)構(gòu)19的柵極電極20以及柵極絕緣層18從而定義出替代柵極空腔32并暴露出該柵極空腔32內(nèi)該鰭片16的溝道部分的16x該上表面16s以及的側(cè)表面。

下一步，如圖2p所示，形成該pmos裝置的說明性且代表性的替代柵極結(jié)構(gòu)34以及以柵極覆蓋層36。于一說明性實施例中，該示意性描述的替代柵極結(jié)構(gòu)34包括說明性的柵極絕緣層(未單獨顯示)以及說明性的柵極電極(未單獨顯示)。該柵極絕緣層可由不同材料，如二氧化硅、所謂的高k(k大于10)絕緣材料(其中k為相對介電常數(shù))等所組成。同樣，該替代柵極電極也可包含一種材料如多晶硅或非晶硅，或其可由一個或多個作為該柵極電極的金屬層所組成。在對本發(fā)明進行了一個完整的閱讀之后，本領(lǐng)域的技術(shù)人員將認識到該替代柵極結(jié)構(gòu)34在本質(zhì)上具有代表性。也就是，該替代柵極結(jié)構(gòu)34可由各種不同的材料構(gòu)成且可具有不同的配置。

圖2q至圖2w描繪了當裝置為nmos裝置時的說明性情況。從該工藝流程中在形成該鰭片空腔15x(參見圖2f及圖2h)之后開始，圖2q至圖2s描繪了于該鰭片空腔15x內(nèi)形成未摻雜的半導體材料26n之后的產(chǎn)品10。于一說明性示例中，該半導體材料26n的上表面26s可設(shè)置為與該絕緣材料層15(圖2s)的上表面15r實質(zhì)齊平。因此僅該所需的該鰭片16的暴露溝道區(qū)域部分16x(與暴露的高度16h)位于該表面26s的水平的上方。如上所述，該表面26s可以作為“成形的”表面，或者其可以是在該材料26n上執(zhí)行了回蝕刻工藝之后的表面。需注意的是，鰭片16的溝道部分16x的邊緣16e，即該鰭片16位于該柵極結(jié)構(gòu)19的下方以及該材料26p的表面26s的上方的部分在形成該第一半導體材料26n之后暴露。該第一半導體材料26n可包括不同于該基板材料12的半導體材料。例如，該第一半導體材料26n可由具有碳濃度為2至4％或更高的碳化硅制成。該第一半導體材料26n可通過執(zhí)行外延生長工藝而形成，其可具有大致相當于該鰭片空腔15x的深度的厚度。如所描述的，該第一半導體材料26n在位于該鰭片16的溝道區(qū)域部分16x下方的該鰭片16的較低部分16y的邊緣23上產(chǎn)生拉伸應力35。此拉伸應力35的大小可根據(jù)特定應用而有所不同。還需注意的是，該鰭片16的溝道部分16x的邊緣16e仍然是自由表面，由于該邊緣16e未與該半導體材料26n接觸故不會受到該應力35的影響，即該鰭片16的溝道部分16x于該工藝中的此刻處于實質(zhì)上無應力狀態(tài)。然而，由于有該半導體材料26n在該鰭片16的部分上生成的該拉伸應力35位于該鰭片16的溝道部分16x下方，該鰭片16的溝道部分16x現(xiàn)在可有效地位于具有拉伸應力的虛擬基板上。

圖2t至圖2v描繪了第二半導體材料40形成于該第一半導體材料26n的上方之后的產(chǎn)品10。該第二半導體材料40的厚度可根據(jù)特定應用而有所不同，例如40至50nm，但其通常會有足夠的厚度以覆蓋該鰭片16的溝道部分16x的邊緣16e。該第二半導體材料40可由具有不同組成成分的半導體材料所組成，例如碳濃度低于該半導體材料26n的碳濃度，其中，可優(yōu)化該碳濃度以使下游工藝更為簡單，減小接觸電阻，以及強化由層26n所誘發(fā)的應力。例如，于一說明性實施例中，該第二半導體材料40可包括具有碳濃度小于0.5％的碳化硅材料。該第二半導體材料40可通過使用該材料26s以及邊緣16e作為生長表面來執(zhí)行外延生長工藝而形成。如圖2v所示，該半導體材料40可具有實質(zhì)均勻的矩形配置，或其可具有類金剛石配置，如虛線40x所示。于一說明性實施例中，該第二半導體材料40可摻雜第v族材料，例如磷，砷，銻等。第v族材料(例如磷)可在當形成該材料40時以原位摻雜方式引入，或在材料40形成后通過植入的方式引入。于一說明性實施例中，該第二半導體材料40中的第v族材料的數(shù)量可落入至少大約10²¹離子/cm³的范圍內(nèi)。在一些應用中，該第二半導體材料40中碳量可以優(yōu)化，以使磷保留于該第二半導體材料40中的量最大化以減小接觸電阻。如所描述的，該第二半導體材料40在該鰭片16的溝道區(qū)域部分16x的邊緣16e上產(chǎn)生拉伸應力41。此拉伸應力41的大小可根據(jù)特定應用而有所不同。還需注意的是，由于鰭片16的溝道部分16x的邊緣16e目前未被該第二半導體材料40所覆蓋，即由于邊緣16e不再是“自由表面”，該鰭片16的溝道部分16x會受到來自第二半導體材料40的拉伸應力41以及由該半導體材料26n在低于該鰭片16的溝道部分16x的該鰭片的該較低部分16y上誘發(fā)的該拉伸應力35的顯著部分的影響。

如上所述，于本發(fā)明所述的該說明性示例中，該裝置是使用替代柵極制造技術(shù)來制造。因此，圖2w描繪了在執(zhí)行如圖2o至圖2p所描繪的幾個工藝操作之后的產(chǎn)品，其導致了該代表性的替代柵極結(jié)構(gòu)34的形成，如圖2w所示。當然，用于建構(gòu)該nmos裝置的該替代柵極結(jié)構(gòu)34的材料可能與用于建構(gòu)該pmos裝置的該替代柵極結(jié)構(gòu)34的材料不同。

圖3a至圖3s描繪了本發(fā)明揭示的通過于可熱膨脹材料上執(zhí)行加熱工藝以于finfet裝置上形成應變溝道區(qū)域的另一個說明性的新穎方法。圖3a描繪了對應于圖2a所示的制造點的產(chǎn)品10，即在形成該深溝槽14，鰭片16以及具有該凹陷的上表面15r以暴露該鰭片16的所需高度16h(溝道部分16x)的絕緣材料層15之后。

圖3b描繪了于該鰭片16的溝道部分16x以及該凹陷的絕緣材料層15的上方形成上述的柵極結(jié)構(gòu)19(包含側(cè)壁間隔24以及柵極覆蓋層22)之后的產(chǎn)品10。

圖3c至圖3e描繪了在對產(chǎn)品執(zhí)行了進一步的加工之后的產(chǎn)品10。圖3c的下視圖以及圖3d的簡單平面圖只描繪了單一柵極結(jié)構(gòu)19，以免圖式過于復雜。如圖所示，執(zhí)行定時的鰭片移除蝕刻工藝以移除該裝置的源/漏區(qū)域中鰭片16的部分的垂直高度的至少一部分，即移除未被該柵極結(jié)構(gòu)19覆蓋的該鰭片16的暴露部分的垂直高度的至少一部分。于一實施例中，是在裝置的源/漏區(qū)域中的溝槽14中的位置使用絕緣材料15來執(zhí)行該鰭片移除蝕刻工藝。如上述的實施例，該源/漏區(qū)域中該鰭片16的暴露部分的總體高度的至少一些部分的移除定義出位于該柵極結(jié)構(gòu)19下方的整體鰭片結(jié)構(gòu)16的剩余部分16z。于所述的實施例中，該源/漏區(qū)域中鰭片16的暴露部分被凹陷至大致等于該溝槽14的深度的深度(注意：圖3c的底部部分，其中該鰭片的凹陷表面16r大約與該溝槽14的凹陷表面齊平)。然而，該源/漏區(qū)域中的鰭片16的暴露部分無需在所有的應用中均凹陷至實質(zhì)等于該溝槽14的深度，即可以移除小于該源/漏區(qū)域中鰭片16的暴露部分的該整體垂直高度。此外，于一實施例中，在執(zhí)行了該鰭片移除蝕刻工藝之后，執(zhí)行另一個蝕刻工藝以實質(zhì)上移除所有的未被該柵極結(jié)構(gòu)19覆蓋的位于該源/漏區(qū)域的溝槽14中的該絕緣材料15的暴露部分。

圖3f至圖3h描繪了在沉積了具有所需的熱膨脹性能的可熱膨脹材料層50(例如，二氧化硅、氮化硅、氮氧化硅)以溢出該鰭片形成溝槽14之后的產(chǎn)品10。然后，執(zhí)行一視需要的化學機械拋光(cmp)工藝以平坦化該可熱膨脹材料層50與該柵極覆蓋層22齊平。于一說明性實施例中，該可熱膨脹材料層50可由具有熱膨脹系數(shù)實質(zhì)不同于該鰭片16所使用的材料的任意材料所組成，例如實質(zhì)上不同于該半導體基板所具者的熱膨脹系數(shù)。

圖3i至圖3k描繪了在執(zhí)行第一定時的凹陷蝕刻工藝以凹陷該可熱膨脹材料層50使其具有凹陷上表面50r1之后的產(chǎn)品10，在所述實施例中，該凹陷上表面50r1與該整體鰭片結(jié)構(gòu)16的剩余部分16z的溝道部分16x的上表面16s大致水平。然而，需注意的是，在一些應用中，在執(zhí)行以下描述的該熱處理工藝之前，該可熱膨脹材料層50無需凹陷至該凹陷表面50r1所示的水平線，即以下描述的該熱處理工藝可在完全無需凹陷該可熱膨脹材料層50或至少無需凹陷該層50至圖3i描繪的程度的情況下予以執(zhí)行。

圖3l描繪了于該產(chǎn)品上執(zhí)行熱處理工藝從而膨脹該可熱膨脹材料層50并于該鰭片16上，包括該鰭片16的溝槽部分16x，產(chǎn)生壓縮應力52之后的產(chǎn)品10。于一說明性實施例中，可在大約500至1200℃的范圍內(nèi)的溫度，以持續(xù)時間大約為1分鐘至2小時，執(zhí)行該熱處理。該壓縮應力52的大小可根據(jù)特定的應用而有所不同。還需注意的是，該鰭片16的溝道部分16x的邊緣16e會由于該可熱膨脹材料層50在該熱處理工藝期間膨脹與該邊緣16e接觸而受到該壓縮應力52的影響。該整體鰭片結(jié)構(gòu)16的剩余部分16z的較低部分16y的邊緣23同樣也受到此應力52的影響。

圖3m至3o描繪了在執(zhí)行第二定時的凹陷蝕刻工藝以進一步凹陷該可熱膨脹材料層50，使其具有第二凹陷上表面50r2而暴露出所需高度16h的該鰭片16的溝道部分16x的邊緣16e之后的產(chǎn)品10。即使可熱膨脹材料層50已經(jīng)凹陷以暴露出該鰭片16的溝道部分16x的邊緣16e，于該工藝流程中的這個點，仍可能會有一些殘余壓縮應力52存在于該鰭片16的溝道部分16x中。

圖3p至圖3r描繪了使用該鰭片16的溝道部分16x的暴露的邊緣16e作為一生長表面執(zhí)行一外延生長工藝以于該凹陷的可熱膨脹材料層50的上方形成半導體材料54之后的產(chǎn)品10。該半導體材料54的厚度可根據(jù)特定的應用而有所不同，例如40至50nm，但其通常具有可覆蓋該鰭片16的溝道部分16x的邊緣16e的足夠的厚度。如圖3r所示，該半導體材料54可具有實質(zhì)均勻的矩形配置，或其可具有類金剛石配置，如虛線54x所示。該半導體材料54可包括硅鍺(si(1-x)gex其中“x”的范圍為0.35至0.75)、實質(zhì)純鍺、或第iii至v族材料等。于說明性實施例中，該半導體材料54可以摻雜如硼或銦的第iii族材料。該第iii族材料可在形成該材料54時以原位摻雜的方式引入，或在形成該材料54之后以植入的方式引入。于一說明性實施例中，該半導體材料54中第iii族材料(如硼)的量大約在的10²¹離子/cm³范圍。在一些應用中，該半導體材料54中鍺量可以進行優(yōu)化以使保留于該半導體材料54中的第iii族材料的數(shù)量最大化以減小接觸電阻。如圖3p所述，該半導體材料54于該鰭片16的溝道區(qū)域部分16x的邊緣16e上產(chǎn)生壓縮應力55。此壓縮應力55的大小可根據(jù)特定應用而有所不同。還需注意的是，由于該鰭片16的溝道部分16x的邊緣16e未被該半導體材料54所覆蓋，即由于該邊緣16e不再是“自由表面”，該鰭片16的溝道部分16x會受到該可熱膨脹材料層50在其被加熱時膨脹而在該整體鰭片結(jié)構(gòu)16的剩余部分16z的較低部分16y誘發(fā)的至少一些應力52的影響。此外，如上所述，該鰭片16的溝道部分16x還會受到第三源壓縮應力的影響。也就是，由該可熱膨脹材料層50于所誘發(fā)的一些殘余壓縮應力可誘發(fā)于該溝道部分16x上，即使是在凹陷該材料層50(因此其具有凹陷上表面50r2)以暴露出該鰭片16的溝道部分16x的邊緣16e的所需數(shù)量之后。

于圖3s所描繪的該說明性示例中，該裝置是使用替代柵極制造技術(shù)來制造。因此，圖3s描繪了在執(zhí)行如圖2o至圖2p所述的幾個工藝操作之后，以形成該代表性替代柵極結(jié)構(gòu)34之后的產(chǎn)品，如圖3s所示。

以上所公開的特定實施例僅用于說明，因為本領(lǐng)域技術(shù)人員可在本發(fā)明的教示下，可使用不同但等效的方法對本發(fā)明進行修改以及實踐。例如，上面所述的工藝步驟可以不同的順序來執(zhí)行。此外，本發(fā)明所示的該建構(gòu)的細節(jié)或設(shè)計沒有任何的限制，如以下的權(quán)利要求書所述。因此，很明顯，上述所公開的特定的實施例可在本發(fā)明的范圍以及精神下進行變化或修改。需注意的是，術(shù)語的使用，例如，在本說明書及所附的權(quán)利要求中用于描述各種工藝或結(jié)構(gòu)的“第一”，“第二”，“第三”或“第四“僅用于作為這些步驟/結(jié)構(gòu)的速記參考，其并不意味著這些步驟/結(jié)構(gòu)需在該順序序列下執(zhí)行/形成。當然，依據(jù)確切的權(quán)利要求語言，這些步驟的順序序列可能需要或可能不需要。因此，本發(fā)明所尋求的保護在于所附的權(quán)利要求書中。