本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種SiO₂中電荷與SiO₂/ Si界面態(tài)的分離測(cè)試方法。

背景技術(shù)：

從1947年世界上第一只晶體管的誕生到1958年世界上第一塊集成電路的問(wèn)世，微電子技術(shù)僅僅發(fā)展了50余年，微電子技術(shù)改變了整個(gè)社會(huì)，帶來(lái)了信息技術(shù)的革命。直到現(xiàn)在，集成電路中器件的特征線寬逐年降低，依然在按照“摩爾定律”繼續(xù)發(fā)展。2014年英特爾與三星已經(jīng)實(shí)現(xiàn)了14nm的FinFET芯片的量產(chǎn)。如果英特爾能夠在未來(lái)的幾年內(nèi)繼續(xù)按照其制定的路線發(fā)展，那么將分別會(huì)在2017年與2019年實(shí)現(xiàn)7nm與5nm的制程工藝。不過(guò)器件特征線寬的進(jìn)一步減小，需要克服很多問(wèn)題。除了要面臨極紫外光光刻的研發(fā)難題與逼近原子極限的問(wèn)題外，SiO₂、Si及其界面上缺陷的控制將顯得尤為關(guān)鍵。

SiO₂常被用作柵氧或者埋氧而廣泛地應(yīng)用于集成電路中。但是，在實(shí)際使用過(guò)程中，往往會(huì)發(fā)現(xiàn)SiO₂中存在著電荷，并在SiO₂/ Si界面上形成界面態(tài)。這兩種缺陷都會(huì)對(duì)器件的性能產(chǎn)生不利的影響。例如，界面態(tài)與SiO₂中的電荷就會(huì)引起金屬-氧化物-半導(dǎo)體（MIS）器件閾值電壓的偏移。與此同時(shí)，界面態(tài)會(huì)作為載流子的復(fù)合中心，導(dǎo)致漏電流的增加，從而增加了MIS器件低頻下的噪聲信號(hào)。在雙極型晶體管中，埋氧中與埋氧/半導(dǎo)體界面上同樣分別存在著電荷與界面態(tài)，導(dǎo)致基極漏電流的增加，從而導(dǎo)致增益系數(shù)的顯著降低，最終使得集成電路的失效。不同的工藝下，例如干氧氧化、濕氧氧化與化學(xué)濺射法，SiO₂中電荷與界面態(tài)的分布可能存在著明顯的差異。另外，半導(dǎo)體元器件的使用環(huán)境同樣會(huì)對(duì)此產(chǎn)生較為顯著的影響。隨著器件特征線寬的進(jìn)一步減小，界面態(tài)與SiO₂中電荷等缺陷對(duì)器件性能的影響將變得尤為顯著。因此，充分有效的檢測(cè)界面態(tài)與SiO₂中電荷就變得更加重要，進(jìn)而實(shí)現(xiàn)對(duì)器件性能實(shí)現(xiàn)分析與預(yù)測(cè)，同時(shí)為工藝的改進(jìn)提供借鑒與指導(dǎo)。

一般來(lái)說(shuō)，可以通過(guò)C-V測(cè)試的方法，根據(jù)MIS器件的平帶電壓，來(lái)間接獲取界面態(tài)或者SiO₂中的電荷濃度。然而，當(dāng)界面態(tài)與SiO₂中電荷同時(shí)存在時(shí)，這二者都會(huì)導(dǎo)致MIS器件閾值電壓的變化。此時(shí)，這種根據(jù)C/V測(cè)試MIS器件閾值電壓的方法，已經(jīng)不再適用于SiO₂中電荷濃度的測(cè)試。因此，需要發(fā)明一種方法實(shí)現(xiàn)SiO₂中電荷與界面態(tài)二者的剝離。

美國(guó)Sandia國(guó)家實(shí)驗(yàn)室開(kāi)發(fā)了一種基于場(chǎng)效應(yīng)晶體管的I/V測(cè)試的方法，實(shí)現(xiàn)了這二者的剝離。但在這種測(cè)試方法中，所用到的測(cè)試結(jié)構(gòu)是場(chǎng)效應(yīng)晶體管（MOSFET）器件。MOSFET器件的制備中需要用到離子注入，已形成源極與漏極。但是，往往只有大規(guī)模集成電路制造公司才具有離子注入機(jī)，一般的實(shí)驗(yàn)室很難滿足這樣的測(cè)試需求。所以，美國(guó)Sandia國(guó)家實(shí)驗(yàn)室開(kāi)發(fā)的這種分離測(cè)試方法不利于廣泛的推廣使用。

因此，目前需要尋找一種新的有效的測(cè)試方法，實(shí)現(xiàn)界面態(tài)與SiO₂中電荷的分離測(cè)試，這對(duì)于理解與調(diào)制半導(dǎo)體元器件的性能有著重要的意義。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種SiO₂中電荷與SiO₂/ Si界面態(tài)的分離測(cè)試方法，通過(guò)深能級(jí)瞬態(tài)譜與C/V測(cè)試相結(jié)合的方法，在金屬-氧化硅-硅（MIS）結(jié)構(gòu)上實(shí)現(xiàn)了界面態(tài)與SiO₂中電荷的分離測(cè)試。

本發(fā)明采用以下的技術(shù)方案 ：

SiO₂中電荷與SiO₂/ Si界面態(tài)的分離測(cè)試方法，包括以下步驟：

(1) 在硅片表面生長(zhǎng)SiO₂薄膜后，進(jìn)一步在SiO₂表面生長(zhǎng)金屬薄膜，進(jìn)而制得MIS器件；

(2) 對(duì)步驟(1)中所述的MIS器件進(jìn)行C/V測(cè)試，獲取平帶電壓V_fb，進(jìn)而計(jì)算得到總的電荷密度N_tot；

(3) 對(duì)步驟(1)中所述的MIS器件進(jìn)行深能級(jí)瞬態(tài)譜（DLTS）測(cè)試，獲取界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布，將界面態(tài)的能級(jí)密度對(duì)能級(jí)進(jìn)行積分后獲取總的界面態(tài)N_it；

(4) 根據(jù)N_tot = N_ot + N_it，將步驟(2)中所述的N_tot與步驟(3)中所述的N_it相減而獲得N_ot，進(jìn)而實(shí)現(xiàn)SiO₂電荷（N_ot）與SiO₂/ Si界面態(tài)（N_it）的分離測(cè)試。

步驟(1)的主要作用：制得N_ot與N_it分離測(cè)試中所需的測(cè)試結(jié)構(gòu)-MIS器件。

作為優(yōu)選，步驟(1)中所述的硅片的電阻率介于0.1 – 50 Ω. cm之間，導(dǎo)電類型為n型或者p型；硅片上氧化硅的生長(zhǎng)方法包括但不局限于干氧氧化、濕氧氧化、化學(xué)濺射法，氧化硅薄膜的厚度為30 – 300 nm；作為優(yōu)選，MIS器件的金屬薄膜類型包括但不局限于金、鋁，金屬薄膜的生長(zhǎng)方法包括但不局限于磁控濺射法、電子束蒸發(fā)、熱蒸發(fā)。

步驟(2)的主要作用：通過(guò)MIS器件的C/V曲線，測(cè)得平帶電壓V_fb，進(jìn)而計(jì)算得到總的電荷密度N_tot。

作為優(yōu)選，步驟(2)中所述的C/V測(cè)試溫度為室溫。

步驟(3)的主要作用：通過(guò)DLTS測(cè)試，獲得MIS器件的深能級(jí)瞬態(tài)譜；結(jié)合DLTS譜，進(jìn)一步計(jì)算得到界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布；隨后，將界面態(tài)的能級(jí)密度對(duì)能級(jí)進(jìn)行積分后，獲取總的界面態(tài)密度（N_it）。

作為優(yōu)選，步驟(3)所述的深能級(jí)瞬態(tài)譜測(cè)試中采用的填充時(shí)間是1 - 100 ms，測(cè)試的溫度范圍介于20 - 350 K之間。

步驟(4)的主要作用：獲取SiO₂中電荷濃度（N_ot），實(shí)現(xiàn)N_ot與N_it的分離測(cè)試。

本發(fā)明提出通過(guò)深能級(jí)瞬態(tài)譜與C/V測(cè)試相結(jié)合的方法，實(shí)現(xiàn)了界面態(tài)與SiO₂中電荷的分離測(cè)試。相對(duì)于Sandia國(guó)家實(shí)驗(yàn)室提出的基于MOSFET器件的測(cè)試方法，無(wú)需用到離子注入這樣苛刻的實(shí)驗(yàn)工藝。本發(fā)明提出的這種新型的測(cè)試方法中用到的測(cè)試結(jié)構(gòu)（MIS）制備工藝簡(jiǎn)單快捷，設(shè)備要求較低（不需要使用離子注入機(jī)等設(shè)備），利于科學(xué)與產(chǎn)業(yè)界的推廣使用。

附圖說(shuō)明

圖1是MIS器件中N_ot與N_it的分布示意圖；

圖2是MIS器件的C/V測(cè)試結(jié)果圖；

圖3是MIS器件的深能級(jí)瞬態(tài)譜測(cè)試結(jié)果；

圖4是SiO₂/Si界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布圖。

具體實(shí)施方式

下面結(jié)合實(shí)施例和附圖詳細(xì)說(shuō)明本發(fā)明。

實(shí)施例1

(1) 利用干氧氧化的方法，在電阻率為50 Ω. cm的p型硅片表面生長(zhǎng)150 nm厚的SiO₂薄膜；隨后，利用熱蒸發(fā)的方法在SiO₂表面生長(zhǎng)鋁薄膜，進(jìn)而制得MIS器件。相應(yīng)的MIS器件的結(jié)構(gòu)圖以及其中N_ot與N_it的分布，如圖1所示。

(2) 在常溫下，對(duì)步驟(1)中所述的MIS器件進(jìn)行C/V測(cè)試，相應(yīng)的C/V曲線如圖1所示。由C/V曲線，獲取平帶電壓V_fb，進(jìn)而計(jì)算得到總的電荷密度N_tot（N_tot = N_ot + N_it）。相應(yīng)的C/V曲線如圖2所示：

N_tot= (W_ms- V_fb).C_ox （1）

其中，N_tot為總電荷濃度，N_tot = N_ot + N_it；W_ms是金屬與半導(dǎo)體功函數(shù)的差值，具體的數(shù)值可以由相應(yīng)的數(shù)據(jù)庫(kù)直接獲??；V_fb與C_ox分別是MIS器件的平帶電壓與氧化層電容，均可以從C/V曲線中讀取。將這些參數(shù)代入公式（1）中，就可以計(jì)算求得N_tot的大小。

(3) 進(jìn)一步地，對(duì)步驟(1)中所述的MIS器件進(jìn)行深能級(jí)瞬態(tài)譜（DLTS）測(cè)試，測(cè)試溫度范圍為20-300K；結(jié)合測(cè)得的深能級(jí)瞬態(tài)譜曲線（如圖3所示），利用公式（2）計(jì)算得到界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布，如圖4所示；將界面態(tài)的能級(jí)密度對(duì)能級(jí)進(jìn)行積分后獲取總的界面態(tài)（N_it）；

D_it與E_T分別是界面態(tài)的能級(jí)態(tài)密度與陷阱能級(jí)，ε_Si代表硅的介電常數(shù)，C_acc與C_R分別是是正向填充電壓與反向電壓下的電容大小，△C是瞬態(tài)譜的振幅，k是玻爾茲曼常數(shù)，β是能量分布因子，大小一般取作2.5。T是瞬態(tài)譜測(cè)試中的絕對(duì)溫度，σ_n是電子的俘獲截面，τ₀是發(fā)射時(shí)間常數(shù)，A是電極的面積，N_dop是硅中施主或受主的摻雜濃度，可以直接從瞬態(tài)譜曲線中讀取。其中，ε_Si、k、β都是已知的常數(shù)；N_dop、A是器件的基本參數(shù)，可以直接獲??；C_acc、C_R、△C、T、σ_n、τ₀大小可以從瞬態(tài)譜曲線中獲取。將以上所述的各項(xiàng)參數(shù)帶入公式（2）中，就可以計(jì)算得到界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布，如圖4所示。隨后，將能級(jí)態(tài)密度對(duì)能級(jí)求積分，從而計(jì)算得到總的界面態(tài)密度N_it。

(4) 將步驟(2)中所述的N_tot與步驟(3)中所述的N_it相減而獲得N_ot，進(jìn)而實(shí)現(xiàn)SiO₂電荷（N_ot）與SiO₂/ Si界面態(tài)（N_it）的分離測(cè)試。

實(shí)施例2

(1) 利用等離子體增強(qiáng)化學(xué)氣相沉積的方法，在電阻率為0.1 Ω. cm的n型硅片表面生長(zhǎng)30 nm厚的SiO₂薄膜；隨后，利用磁控濺射的方法在SiO₂表面生長(zhǎng)金薄膜，進(jìn)而制得MIS器件；

(2) 在常溫下，對(duì)步驟(1)中所述的MIS器件進(jìn)行C/V測(cè)試，獲取平帶電壓V_fb，進(jìn)而計(jì)算得到總的電荷密度N_tot（N_tot = N_ot + N_it）；

(3) 進(jìn)一步地，對(duì)步驟(1)中所述的MIS器件進(jìn)行深能級(jí)瞬態(tài)譜（DLTS）測(cè)試，測(cè)試溫度范圍為20-300K。根據(jù)測(cè)得的深能級(jí)瞬態(tài)譜曲線，結(jié)合公式（2）計(jì)算得到界面態(tài)的能級(jí)態(tài)密度隨能級(jí)的分布，將界面態(tài)的能級(jí)密度對(duì)能級(jí)進(jìn)行積分后獲取總的界面態(tài)（N_it）；

(4) 將步驟(2)中所述的N_tot與步驟(3)中所述的N_it相減而獲得N_ot，進(jìn)而實(shí)現(xiàn)SiO₂電荷（N_ot）與SiO₂/ Si界面態(tài)（N_it）的分離測(cè)試。