相關(guān)申請的交叉引用

本申請要求2015年1月23日提交的共同擁有的美國非臨時專利申請no.14/604,544的優(yōu)先權(quán)，該申請以其整體內(nèi)容通過引用明確地并入本文。

本公開一般地涉及制作晶體管器件的方法。

背景技術(shù)：

技術(shù)進步已經(jīng)導(dǎo)致了更小且更強的計算設(shè)備。例如，包括諸如移動電話和智能電話的無線電話、平板和膝上型計算機的各種便攜式個人計算設(shè)備是小型、質(zhì)輕且由用戶容易攜帶的。這些設(shè)備可以通過無線網(wǎng)絡(luò)傳達聲音和數(shù)據(jù)分組。另外，許多這樣的設(shè)備包含諸如數(shù)字照相機、數(shù)字攝像機、數(shù)字錄音機及音頻文件播放器的附加功能。此外，這樣的設(shè)備可以處理包括可以用于訪問互聯(lián)網(wǎng)的軟件應(yīng)用(諸如web瀏覽器應(yīng)用)的可執(zhí)行指令。如此，這些設(shè)備可以包括顯著的計算能力。隨著諸如移動電話的計算設(shè)備變得更小且更節(jié)能，設(shè)備的組件(例如，晶體管)需要以降低的功率水平操作。

技術(shù)實現(xiàn)要素：

隧道晶體管可以具有比金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)低的功耗要求(例如，可以在更低的閾值電壓處激活)。由于隧道晶體管的較低的功耗，隧道晶體管可以被稱為“綠色”晶體管。然而，隧道晶體管在被激活時可能允許比特定應(yīng)用所需的更少的電流流動。較低量的電流可能并不適合于所有應(yīng)用。因此，期望增加隧道晶體管中的隧穿效率(即，增加電流流動)，以使得隧道晶體管可以在電子設(shè)備中提供更節(jié)能的操作。

具有增加的隧穿效率的隧道晶體管包括柵極結(jié)構(gòu)和隧道結(jié)構(gòu)。隧道結(jié)構(gòu)可以包括多個層，其包括源極層與漏極層之間的溝道層。薄的耗盡隧穿層(例如，n+摻雜層或p+摻雜層)可以被包括在源極層與漏極層之間，以提高隧道晶體管的隧穿效率。增加了的隧穿效率可以部分地基于薄的耗盡隧穿層的厚度。例如，通過隧穿層的隧穿效率可以隨著厚度增加超過閾值厚度而降低。隧道結(jié)構(gòu)的層可以被布置為使得層形成為一層在另一層之上(即，在堆疊中)，其中源極或漏極中的一個在堆疊的底部處而另一個在堆疊的頂部處。溝道層和隧穿層可以定位在源極層與漏極層之間。堆疊可以耦合到高k介電層。通過形成堆疊中的層，可以更容易地控制隧穿層的厚度。因此，可以受隧穿層的厚度影響的隧道晶體管的隧穿效率可以得以更容易地控制。

公開了隧道晶體管的各種示例。例如，隧道晶體管可以包括含有隧穿層的垂直電子隧道結(jié)構(gòu)(例如，堆疊的結(jié)構(gòu))。隧道晶體管可以包括具有分柵配置的柵極結(jié)構(gòu)。與形成在平面隧道結(jié)構(gòu)中的隧穿層相比，使用垂直電子隧道結(jié)構(gòu)中的隧穿層使得隧穿層的厚度能夠被更容易地控制。因為當(dāng)隧穿層太薄或太厚時隧穿效率可能降低，所以控制隧穿層的厚度可以提高隧道晶體管中的隧穿效率。因此，所公開的隧道晶體管具有與平面晶體管相比增加了的隧穿效率。

在一個特定方面中，一種裝置包括電子隧道結(jié)構(gòu)，其包括隧穿層、溝道層、源極層及漏極層。隧穿層和溝道層定位在源極層與漏極層之間。晶體管器件進一步包括與電子隧道結(jié)構(gòu)相鄰的高k介電層。

在另一特定方面中，一種形成隧道晶體管器件的方法包括形成含有隧穿層、溝道層、源極層及漏極層的電子隧道結(jié)構(gòu)。隧穿層和溝道層定位在源極層與漏極層之間。該方法進一步包括形成與電子隧道結(jié)構(gòu)相鄰的高k介電層。

在另一特定方面中，一種裝置包括用于電子隧穿的部件，其包括隧穿層、溝道層、源極層及漏極層。隧穿層和溝道層定位在源極層與漏極層之間。該裝置進一步包括與用于電子隧穿的部件相鄰的用于絕緣的部件。

在另一特定方面中，一種計算機可讀設(shè)備存儲用于使得制作設(shè)備能夠形成晶體管的數(shù)據(jù)。該數(shù)據(jù)當(dāng)由制作設(shè)備使用時使得制作設(shè)備發(fā)起形成包括隧穿層、溝道層、源極層及漏極層的電子隧道結(jié)構(gòu)。隧穿層和溝道層定位在源極層與漏極層之間。該數(shù)據(jù)進一步使得制作設(shè)備形成與電子隧道結(jié)構(gòu)相鄰的高k介電層。

本公開的其他方面、優(yōu)點和特征將在評閱整個申請(包括以下部分：附圖說明、具體實施方式及權(quán)利要求)之后變得明顯。

附圖說明

圖1是晶體管的一個特定示例的框圖；

圖2是晶體管的另一特定示例的框圖；

圖3是晶體管的另一特定示例的框圖；

圖4是晶體管的另一特定示例的框圖；

圖5a、圖5b、圖5c、圖5d、圖5e、圖5f、圖5g、圖5h、圖5i、圖5k及圖5l是制作圖1或圖3的晶體管的過程的說明性示例的示圖；

圖6a、圖6b、圖6c、圖6d、圖6e、圖6f、圖6g及圖6h是制作圖2或圖4的晶體管的過程的另一說明性示例的示圖；

圖7是圖示了晶體管的另一示例的框圖；

圖8是圖示了一種制作晶體管的方法的流程圖；

圖9是圖示了另一種制作晶體管的方法的流程圖；

圖10是圖示了包括晶體管的設(shè)備的一個示例的框圖。

具體實施方式

下文參考附圖描述了本公開的特定實施例。在描述中，貫穿附圖，共有特征由共有參考標(biāo)記標(biāo)示。

參考圖1，公開了晶體管器件的一個特定說明性實施例，并將其總體上標(biāo)示為100。晶體管器件100是n型金屬氧化物半導(dǎo)體(nmos)晶體管的一個示例。

晶體管器件100包括柵極接觸120和漏極接觸122。柵極接觸120延伸通過襯墊層126(例如，絕緣層)并耦合到柵極結(jié)構(gòu)130。柵極接觸120可以被配置為通過提供電流/電壓來激勵柵極結(jié)構(gòu)130。襯墊層126保護晶體管器件100的組件并將其絕緣。在一個特定實施例中，襯墊層126包括二氧化硅(sio2)、氮化硅(sin)或其組合。

漏極接觸122延伸通過襯墊層126和第一硬掩模層110，并且漏極接觸122耦合到垂直電子隧道結(jié)構(gòu)的漏極層108。漏極接觸122可以被配置為接收流過垂直電子隧道結(jié)構(gòu)的電流并將電流輸送出晶體管器件100。垂直電子隧道結(jié)構(gòu)包括漏極層108、溝道層106、隧穿層104及源極層102。在所圖示的示例中，垂直電子隧道結(jié)構(gòu)被布置為使得層102-108形成為一層位于另一層之上(即，堆疊)，如參考圖5所描述的。源極層102可以提供電子源。溝道層106可以提供用于電子的溝道，而漏極層108可以接收電子。通過將與垂直電子隧道結(jié)構(gòu)相關(guān)聯(lián)的帶隙變窄，隧穿層104可以實現(xiàn)通過垂直電子隧道結(jié)構(gòu)的更高效的電子隧穿。隧穿層104的厚度可以影響電子隧穿的效率(例如，影響帶隙)。將層102-108形成為一層位于另一層之上(即，堆疊)可以實現(xiàn)比如果層102-108是并排形成的精確的層厚度控制。由于隧穿層104的厚度可以影響電子隧穿效率，將層102-108形成為一層位于另一層之上可以實現(xiàn)對電子隧穿效率的更精確的控制。

隧穿層104可以具有第一摻雜類型(例如，n)，而源極層102和溝道層106可以具有第二摻雜類型(例如，p)。如本文中所使用的，具有p摻雜的不同濃度(例如，p、p+及p-)的材料被認為具有相同的摻雜“類型”。類似地，具有n摻雜的不同濃度(例如，n、n+及n-)的材料被認為具有相同的摻雜“類型”。在所圖示的示例中，源極層102是p+摻雜層，隧穿層104是n+摻雜層，溝道層106是p-摻雜層，以及漏極層108是n+摻雜層。層102-108中的一個或多個可以包括硅(si)或硅鍺(sige)。在一個特定實施例中，p+摻雜層(例如，源極層102)包括sige。sige具有比硅低的價帶。因此，當(dāng)源極層102包括sige而不是si時，源極層102的價帶(ev)與相鄰材料(例如，柵極結(jié)構(gòu)130)的導(dǎo)帶(ec)之間的差值(eg)可以是較低的。垂直電子隧道結(jié)構(gòu)的隧穿效率可以隨著差值eg的減小而增加。因此，在源極層102中使用sige可以減小eg＝ev-ec。因此，在源極層102中使用sige可以增加晶體管器件100中的隧穿效率。

垂直電子隧道結(jié)構(gòu)由第一硬掩模層110和第二硬掩模層114保護。硬掩模層110、114可以在晶體管器件110的制作和操作期間保護垂直電子隧道結(jié)構(gòu)層102-108。例如，硬掩模層110、114可以在后續(xù)刻蝕過程期間保護垂直電子隧道結(jié)構(gòu)層102-108不被刻蝕。在一個特定示例中，硬掩模層110、114包括sio2。

介電層112定位在柵極結(jié)構(gòu)130與垂直電子隧道結(jié)構(gòu)之間。介電層112可以是高k介電層。如本文所使用的，“k”指代材料的介電常數(shù)。與其他材料(例如，sio2)相比，介電層112可以具有高k。高k介電層112可以包括高k介電材料，諸如氮化物基材料(例如，通過將氮化物注入到sio2層中形成)、鉿基材料、鋯基材料或其組合。在所圖示的示例中，柵極結(jié)構(gòu)130具有“分柵”配置。分柵配置包括多個層，其中與柵極結(jié)構(gòu)130的層相關(guān)聯(lián)的功函數(shù)彼此不同。例如，柵極結(jié)構(gòu)130包括第一柵極層116(例如，導(dǎo)帶或“ec”層)和第二柵極層118(例如，中間禁帶層)。層116、118可以由與不同功函數(shù)相關(guān)聯(lián)的不同材料制成。例如，第一柵極層116可以包括與第一功函數(shù)相關(guān)聯(lián)的第一材料，而第二柵極層118可以包括與第二功函數(shù)相關(guān)聯(lián)的第二材料。在特定示例中，第一功函數(shù)的值低于第二功函數(shù)的值。在一些示例中，第一材料包括綠、鈦或其組合。在一些示例中，第二材料包括鎢、氮化鈦或其組合。第二柵極層118定位在第一柵極層116之上，并且柵極層116及柵極層118兩者均與介電層112的側(cè)壁接觸。柵極結(jié)構(gòu)130通過介電層112而與垂直電子隧道結(jié)構(gòu)分離。在所圖示的示例中，第一柵極層116與介電層112對應(yīng)于(例如，相鄰于)隧穿層104的部分接觸。

晶體管器件100進一步包括耦合到垂直電子隧道結(jié)構(gòu)的源極層102的源極接觸124。源極接觸124可以被配置為向垂直電子隧道結(jié)構(gòu)提供電流。應(yīng)當(dāng)注意，層102-108及接觸120-124的不同配置是可能的。例如，層102-108的次序可以顛倒，并且接觸120-124可以相應(yīng)地重新布置。在備選的配置中，柵極結(jié)構(gòu)130可以被定位為使得第一柵極層116與介電層112對應(yīng)于(例如，相鄰于)隧穿層104的部分接觸。

在操作中，當(dāng)柵極接觸120接收電壓/電流時，柵極結(jié)構(gòu)130可以被激勵并可以允許電流從柵極接觸124通過垂直電子隧道結(jié)構(gòu)，流到漏極接觸122。流過垂直電子隧道結(jié)構(gòu)的電流的量可以基于柵極結(jié)構(gòu)130的材料與垂直電子隧道結(jié)構(gòu)的層102-108的材料之間的功函數(shù)差。通過使用具有不同功函數(shù)的柵極層(例如，第一柵極層116和第二柵極層118)，可以針對垂直電子隧道結(jié)構(gòu)的特定部分控制柵極結(jié)構(gòu)130的功函數(shù)與垂直電子隧道結(jié)構(gòu)的功函數(shù)之間的差(帶隙)。例如，層102-108的功函數(shù)可以變化。相應(yīng)地，具有單一功函數(shù)的柵極結(jié)構(gòu)可以具有隨著垂直電子隧道結(jié)構(gòu)而變化的帶隙。具有比第二柵極層118相對低的功函數(shù)的第一柵極層116可以實現(xiàn)通過隧穿層104的更高效的電子隧穿，因為第一柵極層116可以與隧穿層105具有比第二柵極層118可能具有的帶隙低的帶隙。

如上文所說明的，在晶體管器件100中包括隧穿層104以及在源極層102中使用sige可以增加通過垂直電子隧道結(jié)構(gòu)的隧穿效率(即，增加晶體管器件100被激活時的電流流動)。因此，通過包括具有隧穿層的垂直電子隧道結(jié)構(gòu)、在源極層中包括sige、包括分柵結(jié)構(gòu)或其組合，晶體管器件100可以實現(xiàn)比其他隧道晶體管高效的電子隧穿。參考圖5a-圖5l進一步描述制作圖1的晶體管器件100的一個說明性示例。

參考圖2，示出了晶體管器件的另一示例，并將其標(biāo)示為200。晶體管器件200是nmos晶體管的第二示例。晶體管器件200包括柵極接觸220、漏極接觸222及源極接觸224。晶體管器件200包括金屬層228及柵極結(jié)構(gòu)230。晶體管器件200進一步包括晶體管器件100的垂直電子隧道結(jié)構(gòu)，其包括源極層102、隧穿層104、溝道層106和漏極層108。晶體管器件200進一步包括晶體管器件100的第一硬掩模層110、第二硬掩模層114和襯墊層126。

柵極接觸220延伸通過襯墊層126并耦合到金屬層228。金屬層228耦合到柵極結(jié)構(gòu)230。柵極接觸220可以被配置為通過向金屬層228提供電流/電壓來激勵柵極結(jié)構(gòu)230，金屬層228可以向柵極結(jié)構(gòu)230施加電流/電壓。

漏極接觸222延伸通過襯墊層126及第一硬掩模層110，并耦合到垂直電子隧道結(jié)構(gòu)的漏極層108。漏極接觸222可以被配置為接收流過垂直電子隧道結(jié)構(gòu)的電流并將電流輸送出晶體管器件200。

源極接觸224可以連接到源極層102。雖然源極接觸224被示出為穿過或越過金屬層228，但是源極接觸224可以被制造(例如，制作)為使得源極接觸224不激勵柵極層216、218。例如，源極接觸224可以在源極接觸224穿過金屬層228的位置處被絕緣。備選地，源極接觸224可以不穿過金屬層228(例如，可以位于金屬層228的前面、后面或側(cè)面)。源極接觸224可以被配置為向源極層102提供電流/電壓。

晶體管器件200包括定位在柵極結(jié)構(gòu)130與垂直電子隧道結(jié)構(gòu)之間的介電層212。介電層212可以對應(yīng)于晶體管器件100的介電層112。在所圖示的示例中，柵極結(jié)構(gòu)230具有與柵極結(jié)構(gòu)130的分柵配置不同的“分柵”配置。柵極結(jié)構(gòu)230包括第一柵極層216和第二柵極層218。第一柵極層216可以對應(yīng)于第一柵極層116(例如，具有與第一柵極層116相同的性質(zhì))，而第二柵極層218可以對應(yīng)于晶體管器件100的第二柵極層118(例如，具有與晶體管器件100的第二柵極層118相同的性質(zhì))，但是分柵層216、218的布置與分柵層116、118不同。如圖2中所示的，第一柵極層216沿著第二柵極層218的第一側(cè)壁形成，而第二柵極層218的第二側(cè)壁沿著介電層212的側(cè)壁形成。第二柵極層218定位在介電層212與第一柵極層216之間。

因此，圖2圖示了晶體管器件的另一示例，其可以包括隧道晶體管，隧道晶體管包括隧穿層、sige層以及具有分柵配置的柵極結(jié)構(gòu)。因此，晶體管器件200可以實現(xiàn)更高效的電子隧穿。參考圖6a-圖6h進一步描述制作圖2的晶體管器件200的說明性示例。

參考圖3，公開了晶體管器件的一個特定說明性實施例，并總體上將其標(biāo)示為300。晶體管器件300是p型金屬氧化物半導(dǎo)體(pmos)晶體管的一個示例。

晶體管器件300包括柵極接觸320和漏極接觸322。柵極接觸320延伸通過襯墊層326(例如，絕緣層)并耦合到柵極結(jié)構(gòu)330。柵極接觸320可以配置為通過提供電流/電壓來激勵柵極結(jié)構(gòu)330。襯墊層326保護晶體管器件300的組件并將其絕緣。在一些特定示例中，襯墊層326包括二氧化硅(sio2)、氮化硅(sin)或其組合。

漏極接觸322延伸通過襯墊層326和第一硬掩模層310，并耦合到垂直電子隧道結(jié)構(gòu)的漏極層308。垂直電子隧道結(jié)構(gòu)包括漏極層308、溝道層306、隧穿層304和源極層302。在所圖示的示例中，垂直電子隧道結(jié)構(gòu)被布置為使得層302-層308被形成為一層在另一層之上，如參照圖7所進一步描述的。源極層302可以提供電子空穴源。溝道層306可以提供用于電子空穴的溝道，而漏極層308可以接收電子空穴。通過將與垂直電子隧道結(jié)構(gòu)相關(guān)聯(lián)的帶隙變窄，隧穿層304可以實現(xiàn)通過垂直電子隧道結(jié)構(gòu)的更高效的電子隧穿(例如，電子空穴的更高效的隧穿)。漏極接觸322可以被配置為接收流過垂直電子隧道結(jié)構(gòu)的電流并將電流輸送出晶體管器件300。

隧穿層304可以具有第一摻雜類型(例如，p)，而源極層302和溝道層306可以具有第二摻雜類型(例如，n)。在所圖示的示例中，源極層302是n+摻雜層，隧穿層304是p+摻雜層，溝道層306是n-摻雜層，而漏極層308是p+摻雜層。層302-層308中的一個或多個可以包括硅或硅鍺(sige)。在一個特定示例中，p+摻雜層(例如，隧穿層304和漏極層308)包括sige。sige具有比硅低的價帶(ev)。因此，與相鄰材料(例如，柵極結(jié)構(gòu)330的材料)相關(guān)聯(lián)的導(dǎo)帶(ec)與價帶之間的差值(eg)可以通過使用sige來降低。垂直電子隧道結(jié)構(gòu)的隧穿效率可以隨著eg的減小而增加。因此，使用sige可以增加晶體管器件300中的隧穿效率。

垂直電子隧道結(jié)構(gòu)由第一硬掩模層310和第二硬掩模層314保護。硬掩模層310、314可以在晶體管器件300的制作和操作期間保護垂直電子隧道結(jié)構(gòu)層302-層308。在一個特定示例中，硬掩模層310、314包括sio2。

介電層312定位在柵極結(jié)構(gòu)330與垂直電子隧道結(jié)構(gòu)之間。介電層312可以是高k介電層，諸如高k介電層112。在所圖示的示例中，柵極結(jié)構(gòu)330具有“分柵”配置。分柵配置包括多個層，其中與分柵配置中的層相關(guān)聯(lián)的功函數(shù)彼此不同。例如，柵極結(jié)構(gòu)330包括第一柵極層316(例如，價帶或“ev”層)和第二柵極層318(例如，中間禁帶層)。第一柵極層316可以包括與第一功函數(shù)相關(guān)聯(lián)的第一材料，而第二柵極層318可以包括與第二功函數(shù)相關(guān)聯(lián)的第二材料。在一些特定示例中，第一功函數(shù)的值高于第二功函數(shù)的值。在一個示例中，第一材料包括氮化鈦。在一個示例中，第二材料包括鎢、氮化鈦或其組合。在一個特定示例中，第一柵極層316和第二柵極層318兩者均包括氮化鈦。在這一示例中，第一功函數(shù)與第二功函數(shù)之差可以基于第一柵極層316中的氮濃度與第二柵層318中的氮濃度之差。第二柵層318定位在第一柵極層316之上，并且柵極層316、318兩者均與介電層312的側(cè)壁接觸。柵極結(jié)構(gòu)330通過介電層312與垂直電子隧道結(jié)構(gòu)分離。在所圖示的示例中，第一柵極層316與介電層312對應(yīng)于(例如，相鄰于)隧穿層304的部分接觸。

晶體管器件300進一步包括耦合到垂直電子隧道結(jié)構(gòu)的源極層302的源極接觸324。源極接觸324可以被配置為向垂直電子隧道結(jié)構(gòu)提供電流。應(yīng)當(dāng)注意，可以在備選實施例中使用層302-308和接觸320-324的不同配置。例如，層302-308的次序可以顛倒，并且接觸320-324可以相應(yīng)地重新布置。

在操作中，當(dāng)柵極接觸320接收電壓/電流時，柵極結(jié)構(gòu)330可以被激勵并且可以允許電流從源極接觸324通過垂直電子隧道結(jié)構(gòu)，流到漏極接觸322。流過垂直電子隧道結(jié)構(gòu)的電流的量可以基于柵極結(jié)構(gòu)330的材料與垂直電子隧道結(jié)構(gòu)的層302-層308的材料之間的功函數(shù)差。通過使用具有不同功函數(shù)的柵極層(例如，第一柵極層316和第二柵極層318)，可以針對垂直電子隧道結(jié)構(gòu)的特定部分控制柵極結(jié)構(gòu)330的功函數(shù)與垂直電子隧道結(jié)構(gòu)的功函數(shù)之間的差(帶隙)。例如，層302-層308的功函數(shù)可以變化。相應(yīng)地，具有單一功函數(shù)的柵極結(jié)構(gòu)可以具有隨著垂直電子隧道結(jié)構(gòu)變化的帶隙。第一柵極層316具有比第二柵極層318相對高的功函數(shù)可以通過與隧穿層304具有比第二柵極層318可能具有的帶隙更低的帶隙，來實現(xiàn)通過隧穿層304的更高效的電子隧穿。

如上文所說明的，包括隧穿層304以及在隧穿層304和漏極層308中使用sige可以增加通過垂直電子隧道結(jié)構(gòu)的隧穿效率(即，增加電流亮度)。使用垂直電子隧道結(jié)構(gòu)可以實現(xiàn)對隧穿層304的厚度的更高效的控制。因此，通過包括具有隧穿層304的垂直電子隧道結(jié)構(gòu)、在隧穿層304和/或漏極層308中包括sige、包括具有分柵結(jié)構(gòu)的柵極結(jié)構(gòu)或其組合，晶體管器件300可以實現(xiàn)比其他隧道晶體管更高效的電子隧穿。參考圖5a-圖5l進一步描述制作圖3的晶體管器件300的一個說明性示例。

參考圖4，示出了晶體管器件的另一示例，并將其標(biāo)示為400。晶體管器件400是pmos晶體管的第二示例。晶體管器件400包括柵極接觸420、漏極接觸422和源極接觸424。晶體管器件400包括金屬層428和柵極結(jié)構(gòu)430。晶體管器件400進一步包括晶體管器件300的垂直電子隧道結(jié)構(gòu)，其包括源極層302、隧穿層304、溝道層306及漏極層308。晶體管器件400進一步包括晶體管器件300的第一硬掩模層310、第二硬掩模層314和襯墊層326。

柵極接觸420延伸通過襯墊層326，并耦合到金屬層428。金屬層428耦合到柵極結(jié)構(gòu)430。柵極接觸420可以被配置為通過向金屬層428提供電流/電壓來激勵柵極結(jié)構(gòu)430，金屬層428可以向柵極結(jié)構(gòu)430施加電流/電壓。

漏極接觸422延伸通過襯墊層326和第一硬掩模層310，并耦合到垂直電子隧道結(jié)構(gòu)的漏極層308。漏極接觸422可以被配置為接收流過垂直電子隧道結(jié)構(gòu)的電流并將電流輸送出晶體管器件400。

源極接觸424可以連接到源極層302。雖然源極接觸424被示出為穿過或越過金屬層428，但是源極接觸424可以被制造(例如，制作)為使得源極接觸424不激勵柵極結(jié)構(gòu)430。例如，源極接觸424可以在源極接觸424穿過金屬層428的位置處被絕緣。備選地，源極接觸424可以不穿過金屬層428(例如，可以位于金屬層428的前面、后面或側(cè)面)。源極接觸424可以被配置為向源極層302提供電流/電壓。

晶體管器件400包括定位在柵極結(jié)構(gòu)430與垂直電子隧道結(jié)構(gòu)之間的介電層412。介電層412可以對應(yīng)于晶體管器件300的介電層312。在所圖示的示例中，柵極結(jié)構(gòu)430具有與柵極結(jié)構(gòu)330的分柵配置不同而與圖2的分柵配置類似的“分柵”配置。第一柵極層416可以對應(yīng)于第一柵極層316(例如，具有與第一柵極層316相同的性質(zhì))，而第二柵極層418可以對應(yīng)于晶體管器件300的第二柵極層318(例如，具有與晶體管器件300的第二柵極層318相同的性質(zhì))，但是分柵層416、418的布置與分柵層316、318不同。如圖4中所示的，第一柵極層416沿著第二柵極層418的第一側(cè)壁形成，而第二柵極層418的第二側(cè)壁沿著介電層412的側(cè)壁形成。第二柵極層418定位在介電層412與第一柵極層416之間。

因此，圖4圖示了晶體管器件的另一示例，其可以包括垂直電子隧道結(jié)構(gòu)、sige層以及具有分柵配置的柵極結(jié)構(gòu)。因此，晶體管器件400可以實現(xiàn)更高效的電子隧穿。參考圖6a-圖6h進一步描述制作圖4的晶體管器件400的一個說明性示例。

圖5a-圖5l示出了第一制作工藝的階段的說明性示例。第一制作工藝可用于制作nmos晶體管或pmos晶體管。在圖5a-圖5l中，在左側(cè)示出了制作nmos晶體管的階段，在右側(cè)示出制作pmos晶體管的對應(yīng)階段。在一個說明性實施例中，使用圖5a-圖5l左側(cè)所示的制作工藝制作的nmos晶體管可以對應(yīng)于圖1的晶體管器件100，而使用圖5a-圖5l的右側(cè)所示的制作工藝制作的pmos晶體管可以對應(yīng)于圖3的晶體管器件300。

參考圖5a，描繪了第一制作工藝的第一階段并將其總體上標(biāo)示為551。如圖5a中所示的，當(dāng)制作nmos晶體管時，可以形成包括源極層502、隧穿層504、溝道層506及漏極層508的垂直電子隧道結(jié)構(gòu)。當(dāng)制作pmos晶體管時，可以形成包括源極層532、隧穿層534、溝道層536及漏極層538的垂直電子隧道結(jié)構(gòu)。當(dāng)制作nmos晶體管或pmos晶體管時，第一硬掩模層510可以被沉積在垂直電子隧道結(jié)構(gòu)層502-508之上。垂直電子隧道結(jié)構(gòu)層502-508可以對應(yīng)于垂直電子隧道結(jié)構(gòu)層102-108。類似地，垂直電子隧道結(jié)構(gòu)層532-層538可以對應(yīng)于垂直電子隧道結(jié)構(gòu)層302-308。第一硬掩模層510可以對應(yīng)于第一硬掩模層110或第一硬掩模層310。

垂直電子隧道結(jié)構(gòu)層502-508(或532-538)可以經(jīng)由外延生長通過原位摻雜形成。在一些特定示例中，形成源極層502(或532)，在源極層502(或532)之上形成隧穿層504(或534)，在隧穿層504(或534)之上形成溝道層506(或536)，并且在溝道層506(或536)之上形成漏極層508(或538)。因此，隧穿層504(或534)和溝道層506(或536)可以定位在源極層502(或532)與漏極層508(538)之間。

在電子隧道結(jié)構(gòu)層502-508(或532-538)形成之后，第一硬掩模層510可以被沉積在漏極層508(或538)之上。將層502-508(或532-538)形成為一層在另一層之上(例如，經(jīng)由外延生長)可以實現(xiàn)比如果層502-508(或532-538)是并排形成(例如，在平面配置中)的更精確的厚度控制。

參考圖5b，描繪了第一制作工藝的第二階段并將其總體上標(biāo)示為552。在圖5b中，示出了成形后的、晶體管器件的垂直電子隧道結(jié)構(gòu)層502-508(或532-538)及第一硬掩模層510。例如，垂直電子隧道結(jié)構(gòu)層502-508(或532-538)及第一硬掩模層510可以經(jīng)由反應(yīng)離子刻蝕來成形。例如，反應(yīng)離子刻蝕可以用于去除垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的部分和第一硬掩模層510的部分。

參考圖5c，描繪了第一制作工藝的第三階段并將其總體上標(biāo)示為553。圖5c示出了間隔物550可以沿垂直電子隧道結(jié)構(gòu)層502-508(或532-538)和第一硬掩模層510的側(cè)面形成(例如，經(jīng)由沉積和刻蝕)。在一個特定示例中，間隔物550包括氮化硅。

參考圖5d，描繪了第一制作工藝的第四階段并將其總體上標(biāo)示為554。圖5d圖示了第二硬掩模層514。在nmos晶體管中，第二硬掩模層514可對應(yīng)于第二硬掩模層114。在pmos晶體管中，第二硬掩模層514可以對應(yīng)于第二硬掩模層314。第二硬掩模層514可以經(jīng)由熱氧化工藝形成。例如，源極層502(或532)的部分可以暴露于高溫，導(dǎo)致形成二氧化硅。間隔物550和第一硬掩模層510可以在熱氧化工藝期間保護垂直電子隧道結(jié)構(gòu)層502-508(或532-538)。

參考圖5e，描繪了第一制作工藝的第五階段并將其總體上標(biāo)示為555。圖5e示出了去除間隔物550(例如，經(jīng)由化學(xué)刻蝕)之后的垂直電子隧道結(jié)構(gòu)層502-508(或532-538)、第一硬掩模層510及第二硬掩模層514。

參考圖5f，描繪了在第一制作工藝的第六階段期間的晶體管器件并將其總體上標(biāo)示為556。圖5f圖示了介電層512。在nmos晶體管中，介電層512可對應(yīng)于介電層112。在pmos晶體管中，介電層512可以對應(yīng)于介電層312。介電層512沉積在第一硬掩模層510上、第二硬掩模層514上，并沿著垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的側(cè)壁。

參考圖5g，描繪了第一制作工藝的第七階段并將其總體上標(biāo)示為557。圖5g圖示了nmos器件中的第一柵極層516(例如，“ec”層)。第一柵極層516可以對應(yīng)于第一柵極層116。第一柵極層516可以包括鋁、鈦或其組合。第一柵極層516可以沉積在nmos晶體管的介電層512上。圖5g還圖示了pmos器件中的第一柵極層546(例如，“ev”層)。第一柵極層546可以對應(yīng)于第一柵極層316。第一柵極層546可以包括氮化鈦。第一柵極層546可以沉積(例如，經(jīng)由物理氣相沉積、化學(xué)氣相沉積、電化學(xué)沉積、分子束外延、原子層沉積等)在pmos晶體管的介電層512上。

參考圖5h，描繪了第一制作工藝的第八階段并將其總體上標(biāo)示為558。圖5h示出了去除(例如，經(jīng)由化學(xué)機械平坦化)在第一柵極層516(或546)的在第一硬掩模層510的一部分之上延伸的部分之后的晶體管。此外，介電層512在第一硬掩模層510的一部分之上延伸的部分可以被去除(例如，經(jīng)由化學(xué)機械平坦化)，如圖所示。

參考圖5i，描繪了第一制作工藝的第九階段并將其總體上標(biāo)示為559。圖5i示出了在去除了第一柵極層516(或546)的額外部分之后的晶體管器件。例如，第一柵極層516的額外部分可以被去除(例如，經(jīng)由反應(yīng)離子刻蝕)，以使得第一柵極層516(或546)與介電層512對應(yīng)于(例如，相鄰于)源極層502(或532)、隧穿層504(或534)及溝道層506(或536)的部分相鄰，如圖所示。在一些特定示例中，只要第一柵極層516(或546)與介電層512對應(yīng)于隧穿層504(或534)的部分相鄰，第一柵極層516(或546)就可以與垂直電子隧道結(jié)構(gòu)層502-508的不同組合相鄰。

參考圖5j，描繪了第一制作工藝的第十階段并將其總體上標(biāo)示為560。圖5j圖示了nmos晶體管中的第二柵極層518。第二柵極層518可以對應(yīng)于第二柵極層118。圖5j還圖示了pmos晶體管中的第二柵極層548。第二柵極層548可以對應(yīng)于第二柵極層318。第二柵極層518(或548)可以沉積(例如，經(jīng)由物理氣相沉積、化學(xué)氣相沉積、電化學(xué)沉積、分子束外延、原子層沉積等)在第一柵極層516(或546)之上。在所圖示的示例中，第二柵極層518(或548)與介電層512對應(yīng)于溝道層506(或536)及漏極層508(或538)的部分相鄰。在一些特定實施例中，在沉積第二柵極層518(或538)之后，對第二柵極層518(或538)的高度進行控制(例如，經(jīng)由反應(yīng)離子刻蝕)。

參考圖5k，描繪了第一制作工藝的第十一階段并將其總體上標(biāo)示為561。圖5k圖示了襯墊層526。在nmos晶體管中，襯墊層526可對應(yīng)于襯墊層126。在pmos晶體管中，襯墊層526可以對應(yīng)于襯墊層326。襯墊層526可以沉積在第二柵極層518(或548)、介電層512及第一硬掩模層510上，如圖所示。圖5k示出了在形成襯墊層526中的第一腔580和第二腔582之后的晶體管器件。腔580、582可以被形成(例如，使用干法刻蝕)以容納接觸(例如，源極、漏極或柵極)。雖然示出了兩個腔，但是在一些其他示例中可以形成更多或更少的腔。在所圖示的示例中，如圖所示，第一腔580通過襯墊層526延伸到第二柵極層518(或548)，以容納漏極接觸。如圖所示，第二腔582可以延伸通過襯墊層526、通過第一硬掩模層510并延伸到漏極層508(或538)中，以容納柵極接觸。

參考圖5l，描繪了第一制作工藝的第十二階段并將其總體上標(biāo)示為562。圖5l圖示了柵極接觸520、漏極接觸522及源極接觸524。在nmos晶體管中，柵極接觸520可以對應(yīng)于柵極接觸120，漏極接觸522可以對應(yīng)于漏極接觸122，而源極接觸524可以對應(yīng)于源極接觸124。在pmos晶體管中，柵極接觸520可以對應(yīng)于柵極接觸320，漏極接觸522可以對應(yīng)于漏極接觸322，而源極接觸524可以對應(yīng)于源極接觸324。應(yīng)當(dāng)注意，雖然源極接觸524被示出為形成在圖5a-圖5k所示的階段之后，但在一些其他示例中，圖5a-圖5k中所示的階段可以在源極接觸524上進行(例如，晶體管器件可以構(gòu)建在源極接觸524上)。在各種示例中，接觸520、522和524中的一個或多個可以被成形為滿足各種形狀因素。雖然圖5l示出了3個接觸，但是各種示例可以包括更多接觸。因此，圖5a-圖5l圖示了制作可以實現(xiàn)更高效的電子隧穿的晶體管器件(諸如圖1、圖3的晶體管器件100、300)的第一工藝。

圖6a-圖6h圖示了第二制作工藝的階段的示例。第二制作工藝可以用于制作nmos晶體管或pmos晶體管。在圖6a-圖5h中，左側(cè)示出了制作nmos晶體管的階段，右側(cè)示出了制作pmos晶體管的對應(yīng)階段。在一個說明性實施例中，使用圖6a-圖6h的左側(cè)所示的制作工藝制作的nmos晶體管可以對應(yīng)于圖2的晶體管器件200。使用圖6a-圖6h的右側(cè)所示的制作工藝制作的pmos晶體管可以對應(yīng)于圖4的晶體管器件400。使用圖6的第二制作工藝制作的晶體管器件可以具有與使用圖5的第一制作工藝制作的晶體管器件不同的柵極結(jié)構(gòu)。

參考圖6a，描繪了第二制作工藝的第六階段并將其總體上標(biāo)示為651。第二制作工藝可以包括第一制作工藝的階段。例如，圖6a左側(cè)所示的nmos制作階段可以接在圖5e左側(cè)所示的nmos制作工藝的階段之后。類似地，圖6a右側(cè)所示的pmos制作階段可以接在圖5e右側(cè)所示的pmos制作工藝的階段之后。圖6a示出了介電層512。在nmos器件中，介電層512可以對應(yīng)于介電層212。在pmos器件中，介電層512可以對應(yīng)于介電層412。介電層512沉積在第一硬掩模層510、第二硬掩模層514上，并沿著垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的側(cè)壁。

參考圖6b，描繪了第二制作工藝的第七階段并將其總體上標(biāo)示為652。圖6b圖示了nmos器件的第一柵極層616(例如，“ec”層)。第一柵極層616可以對應(yīng)于第一柵極層216。圖6b還圖示了nmos器件的第二柵極層618(例如，“中間禁帶”層)。第二柵極層618可以對應(yīng)于第二柵極層218。圖6b還圖示了pmos晶體管的第一柵極層646(例如，“ev”層)。第一柵極層646可以對應(yīng)于第一柵極層416。圖6b還圖示了pmos晶體管的第二柵極層648(例如，“中間禁帶”層)。第二柵極層648可以對應(yīng)于第二柵極層418。

如圖6b中所示的，第二柵極層618(或648)可以沉積在介電層612上，而第一柵極層616(或646)可以沉積在第二柵極層618(或648)上。

參考圖6c，描繪了第二制作工藝的第八階段并將其總體上標(biāo)示為653。圖6c示出了從柵極層616、618(或646、648)去除(例如，經(jīng)由刻蝕)平面柵極材料并沉積第一氧化物層680之后的nmos(或pmos)晶體管。在所圖示的示例中，介電層512覆蓋第一硬掩模層510的部分也被去除。在備選實施例中，介電層512的該部分可以不被去除。如圖所示，第一氧化物層680可以與垂直電子隧道結(jié)構(gòu)的一側(cè)或多側(cè)上的第一柵極層616(或646)相鄰地沉積。第一氧化物層680的高度可以被控制(例如，經(jīng)由刻蝕)為使得第一氧化物層680保護(例如，防止在第二制作工藝的后續(xù)階段期間被去除)第一柵極層616(或646)對應(yīng)于源極層502(或532)、隧穿層504(或534)及溝道層506(或536)的部分，如圖所示。在一些特定示例中，只要對應(yīng)于隧穿層504(或534)的部分被保護，第一氧化物層680就可以保護第一柵極層616(或646)的部分。

參考圖6d，描繪了第二制作工藝的第九階段并將其總體上標(biāo)示為654。圖6d示出了在去除了第一柵極層616(或646)的部分之后的晶體管。例如，第一柵極層616(或646)不被第一氧化物層680保護的部分可以被去除(例如，使用濕法刻蝕)。

參考圖6e，描繪了第二制作工藝的第十階段并將其總體上標(biāo)示為655。圖6e示出了沉積第二氧化物層682之后的晶體管。如圖所示，第二氧化物層682可以沉積在第一氧化物層680上并與垂直電子隧道結(jié)構(gòu)的一側(cè)或多側(cè)上的第二柵極層618(或648)相鄰。第二氧化物層682的高度可以被控制為使得第二氧化物層682保護(例如，防止在第二制作工藝的后續(xù)階段期間被去除)第二柵極層618(或648)對應(yīng)于溝道層506(或536)及漏極層508(或538)的部分，如圖所示。

參考圖6f，描繪了第二制作工藝的第十一階段并將其總體上標(biāo)示為656。圖6f示出了去除第二柵極層618(或648)的部分之后的晶體管。例如，如圖所示，第二柵極層618(或648)不被第一氧化物層680或第二氧化物層682保護的部分可以被去除(例如，經(jīng)由化學(xué)刻蝕工藝)。

參考圖6g，描繪了第二制作工藝的第十二階段并將其總體上標(biāo)示為657。圖6g示出了去除第一氧化物層680和第二氧化物層682之后的晶體管。晶體管包括金屬層628，金屬層628沉積在介電層512上并沿著第一柵極層616(或646)及第二柵極層618(或648)的側(cè)壁。金屬層628可以對應(yīng)于金屬層228或?qū)?yīng)于金屬層428。圖6g還圖示了襯墊層626。在nmos晶體管中，襯墊層626可對應(yīng)于襯墊層126。在pmos晶體管中，襯墊層626可以對應(yīng)于襯墊層426。如圖所示，襯墊層626可以沉積在金屬層628、第二柵極層618(或648)、介電層512及第一硬掩模層510上。

參考圖6h，描繪了第二制作工藝的第十三階段并將其總體上標(biāo)示為658。圖6h圖示了柵極接觸620、漏極接觸622和源極接觸624。在nmos晶體管中，柵極接觸620可以對應(yīng)于柵極接觸220，漏極接觸622可以對應(yīng)于柵極接觸222，并且源極接觸624可以對應(yīng)于源極接觸224。在pmos晶體管中，柵極接觸620可以對應(yīng)于柵極接觸420，漏極接觸622可以對應(yīng)于柵極接觸422，并且源極接觸624可以對應(yīng)于源極接觸424。應(yīng)當(dāng)注意，雖然源極接觸624被示出為形成在圖6a-圖6g所示的階段之后，但在一些其他示例中，圖6a-圖6g所示的階段可以在源極接觸624上進行(例如，晶體管器件可以構(gòu)建在源極接觸624上)。接觸620、622和624中的一個或多個可以被成形為滿足各種形狀因數(shù)，如上文所述。因此，圖6a-圖6h圖示了制作可以實現(xiàn)更高效的電子隧穿的晶體管器件(諸如圖2、圖4的晶體管器件200、400)的第二工藝。

參考圖7，示出了晶體管器件700的一個示例的框圖。晶體管器件700可以對應(yīng)于nmos器件(例如，晶體管器件200)或pmos器件(例如，晶體管器件400)。晶體管器件700包括垂直電子隧道結(jié)構(gòu)702、介電層712、金屬層728及柵極結(jié)構(gòu)730。垂直電子隧道結(jié)構(gòu)702被第一硬掩模層710及第二硬掩模層714覆蓋。硬掩模層710、714可以在制作晶體管器件700期間保護垂直電子隧道結(jié)構(gòu)702。例如，硬掩模層710、714可以在刻蝕工藝期間保護垂直電子隧道結(jié)構(gòu)702不被刻蝕。在一個特定示例中，硬掩模層710、714包括sio2。

垂直電子隧道結(jié)構(gòu)702包括隧穿區(qū)域704。金屬層728耦合到柵極結(jié)構(gòu)730。當(dāng)電流/電壓被施加到金屬層728時，金屬層728可以將電流/電壓施加到柵極結(jié)構(gòu)730。柵極結(jié)構(gòu)730包括第一柵極層716和第二柵極層718。在一些特定示例中，垂直電子隧道結(jié)構(gòu)702可以對應(yīng)于nmos器件的垂直電子隧道結(jié)構(gòu)層(例如，垂直電子隧道結(jié)構(gòu)層102-108)或pmos器件的垂直電子隧道結(jié)構(gòu)層(例如，垂直電子隧道結(jié)構(gòu)層302-308)。

在所圖示的示例中，介電層712定位在垂直電子隧道結(jié)構(gòu)702與柵極結(jié)構(gòu)730之間。另外，第二柵極層718定位在第一柵極層716與介電層712之間。如圖所示，第一柵極層716可以被定位為使得第一柵極層716與隧穿區(qū)域704對齊。垂直電子隧道結(jié)構(gòu)702的層可以被以各種順序布置(例如，源極區(qū)域或漏極區(qū)域可以在隧穿區(qū)域704的上方或下方)，其中隧穿區(qū)域704與第一柵極層716對齊。

在一個特定實施例中，與第一柵極層716相關(guān)聯(lián)的第一功函數(shù)不同于與第二柵極層718相關(guān)聯(lián)的第二功函數(shù)。第一功函數(shù)可以實現(xiàn)比第二功函數(shù)高效的通過隧穿區(qū)域704的電子隧穿(例如，因為第一柵極層716與隧穿區(qū)域704之間的帶隙小于第二柵極層718與隧穿區(qū)域704之間的帶隙)。第二柵極層718可以實現(xiàn)垂直電子隧道結(jié)構(gòu)702的其他區(qū)域中的更高效的電子隧穿(例如，因為第二柵極層718與其他區(qū)域之間的帶隙可能更低)。第一功函數(shù)可以小于第二功函數(shù)(例如，在nmos晶體管器件中)，或者第一功函數(shù)可以大于第二功函數(shù)(例如，在pmos晶體管器件中)。

如圖7中所示的，包括柵極層716、718的柵極結(jié)構(gòu)730可以比其他分柵結(jié)構(gòu)更容易制作，因為柵極層716、718的高度在制作期間(例如，在圖6a-圖6h所圖示的制作工藝期間)可以更容易地得到控制。

參考圖8，示出了說明制作晶體管器件的方法800的流程圖。例如，方法800可以用于制作諸如圖1的晶體管器件100的nmos型晶體管器件，或者用于制作諸如圖3的晶體管器件300的pmos型晶體管器件。方法800包括在802處形成與垂直電子隧道結(jié)構(gòu)相關(guān)聯(lián)的層。例如，可以形成垂直電子隧道結(jié)構(gòu)層502-508(或532-538)，如圖5a所示。

方法800還包括在804處對層進行刻蝕以形成垂直電子隧道結(jié)構(gòu)。例如，垂直電子隧道結(jié)構(gòu)層502-508(或532-538)可以被成形(例如，經(jīng)由反應(yīng)離子刻蝕)，以形成垂直電子隧道結(jié)構(gòu)，如圖5b所示。

方法800還包括在806處在垂直電子隧道結(jié)構(gòu)的周圍形成間隔物。例如，間隔物550可以形成(例如，經(jīng)由沉積和刻蝕)在垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的周圍，如圖5c所示。

方法800還包括在808處執(zhí)行熱氧化。例如，如參考圖5d所描述的，可以執(zhí)行熱氧化以形成第二硬掩模層514。

方法800還包括在810處去除間隔物。例如，如參考圖5e所描述的，間隔物550可以從垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的周圍去除。

方法800還包括在812處在垂直電子隧道結(jié)構(gòu)之上形成介電層。例如，如參考圖5f所描述的，介電層512可以形成在垂直電子隧道結(jié)構(gòu)層502-508(或532-538)之上。

方法800還包括在814處在介電層之上形成第一功函數(shù)層。例如，第一柵極層516(或546)(例如，對應(yīng)于具有第一功函數(shù)的材料)可以形成在介電層512之上，如圖5g所示。應(yīng)當(dāng)注意，與第一柵極層516相關(guān)聯(lián)的功函數(shù)可以等于或不等于與第一柵極層546相關(guān)聯(lián)的功函數(shù)。

方法800還包括在816處去除第一功函數(shù)層的一部分。例如，第一柵極層516(或546)的第一部分可以被去除(例如，通過化學(xué)機械平坦化)，如圖5h所示。介電層512的部分也可以被去除(例如，通過化學(xué)機械平坦化)。第一柵極層516(或546)的額外部分可以被去除(例如，經(jīng)由反應(yīng)離子刻蝕)，以使得第一柵極層516(或546)與介電層512對應(yīng)于源極層502(或532)、隧穿層504(或534)及溝道層506(或536)的部分相鄰，如圖5i所示。

方法800還包括在818處形成第二功函數(shù)層。例如，第二柵極層518(或548)(例如，對應(yīng)于與第二功函數(shù)相關(guān)聯(lián)的材料)可以形成在第一柵極層516(或546)之上，如圖5j所示。應(yīng)當(dāng)注意，與第二柵極層518相關(guān)聯(lián)的功函數(shù)可以等于或不等于與第二柵極層548相關(guān)聯(lián)的功函數(shù)。

方法800還包括在820處去除第二功函數(shù)層的一部分。例如，第二柵極層518(或548)的一部分可以被去除(例如，經(jīng)由反應(yīng)離子刻蝕)，以使得第二柵極層518(或548)與介電層512對應(yīng)于溝道層506(或536)及漏極層508(或538)的部分相鄰，如圖5j所示。

因此，方法800可以用于制作諸如圖1的nmos晶體管器件100的“綠色”nmos晶體管，或諸如圖3的pmos晶體管器件300的“綠色”pmos晶體管。因此，方法800可以實現(xiàn)制作具有更高效的電子隧穿的晶體管器件。

參考圖9，示出了說明制作晶體管器件的方法900的另一示例的流程圖。例如，晶體管器件可以對應(yīng)于諸如圖2的晶體管器件200的nmos型晶體管器件，或?qū)?yīng)于諸如圖4的晶體管器件400的pmos型晶體管器件。方法900包括在902處形成與垂直電子隧道結(jié)構(gòu)相關(guān)聯(lián)的層。例如，可以形成垂直電子隧道結(jié)構(gòu)層502-508(或532-538)，如圖5a所示。

方法900還包括在904處對層進行刻蝕以形成垂直電子隧道結(jié)構(gòu)。例如，垂直電子隧道結(jié)構(gòu)層502-508(或532-538)可以被成形(例如，經(jīng)由反應(yīng)離子刻蝕)，以形成垂直電子隧道結(jié)構(gòu)，如圖5b所示。

方法900還包括在906處在垂直電子隧道結(jié)構(gòu)的周圍形成間隔物。例如，間隔物550可以形成(例如，經(jīng)由沉積和刻蝕)在垂直電子隧道結(jié)構(gòu)層502-508(532-538)的周圍，如圖5c所示。

方法900還包括在908處執(zhí)行熱氧化。例如，如參考圖5d所描述的，可以執(zhí)行熱氧化以形成第二硬掩模層514。

方法900還包括在910處去除間隔物。例如，如參考圖5e所描述的，間隔物550可以從垂直電子隧道結(jié)構(gòu)層502-508(或532-538)的周圍去除。

方法900還包括在912處在垂直電子隧道結(jié)構(gòu)之上形成介電層。例如，如參考圖6a所描述的，介電層512可以形成在垂直電子隧道結(jié)構(gòu)層502-508(或532-538)之上。

方法900還包括在914處在介電層之上形成第二功函數(shù)層，并在第二功函數(shù)層之上形成第一功函數(shù)層。例如，第二柵極層618(或648)(例如，對應(yīng)于具有第二功函數(shù)的材料)可以形成在介電層512之上，如圖6b所示。第一功函數(shù)層616(或646)(例如，對應(yīng)于與第一功函數(shù)相關(guān)聯(lián)的材料)可以形成在第二功函數(shù)層618之上，如圖6b所示。應(yīng)當(dāng)注意，與第一柵極層616相關(guān)聯(lián)的功函數(shù)可以等于或不等于與第一柵極層646相關(guān)聯(lián)的功函數(shù)。另外，與第二柵極層618相關(guān)聯(lián)的功函數(shù)可以等于或不等于與第二柵極層648相關(guān)聯(lián)的功函數(shù)。

方法900還包括在916處去除水平表面上的功函數(shù)材料。例如，柵極層616、618(或646、648)在水平表面上的部分可以被去除，如圖6c所示。

方法900還包括在918處用氧化物918覆蓋第一功函數(shù)層的一部分。例如，第一氧化物層680可以被形成為使得其保護(例如，覆蓋)第一柵極層616(或646)與介電層512對應(yīng)于源極層502(或532)、隧穿層504(或534)及溝道層506(或536)的部分相鄰的部分，如圖6c所示的。

方法900還包括在920處去除第一功函數(shù)層的另一部分。例如，第一柵極層616(或646)不被第一氧化物層680保護的部分可以被去除，如圖6d所示。

方法900還包括在920處用氧化物覆蓋第二功函數(shù)層的一部分。例如，第二氧化物層682可以被形成為使得其保護(例如，覆蓋)第二柵極層618(或648)與介電層512對應(yīng)于溝道層506(或536)及漏極層508(或538)的部分相鄰的部分，如圖6e所示。

方法900還包括在924處去除第二功函數(shù)層的另一部分。例如，第二柵極層618(或648)不被第二氧化物層682保護的部分可以被去除，如圖6f所示。

方法900還包括在926處去除氧化物并沉積材料以將第一功函數(shù)層和第二功函數(shù)層耦合到柵極接觸。例如，第一氧化物層680和第二氧化物層682可以被去除，如圖6g所示。金屬層628可以被形成為將第一柵極層616(或646)和第二柵極層618(或648)耦合到柵極接觸620，如圖6g和6h所示。

因此，方法900可以用于制作諸如圖2的綠色nmos晶體管器件200之類的綠色nmos晶體管，或者諸如圖4的綠色pmos晶體管器件400之類的綠色pmos晶體管。因此，方法900可以實現(xiàn)制作具有更高效的電子隧穿的晶體管器件。

參考圖10，描繪了電子設(shè)備1000的一個特定說明性實施例的框圖。器件1000可以包括圖1的晶體管器件100、圖2的晶體管器件200、圖3的晶體管器件300、圖4的晶體管器件400、圖7的晶體管器件700、根據(jù)圖5的第一制作工藝制作的晶體管器件、根據(jù)圖6的第二制作工藝制作的晶體管器件、使用圖8-圖9的方法中的至少一種形成的晶體管器件或者其組合。

設(shè)備1000包括耦合到存儲器1032的處理器1010，諸如數(shù)字信號處理器(dsp)。處理器1010可以包括晶體管器件1064。例如，晶體管器件1064可以是圖1的晶體管器件100、圖2的晶體管器件200、圖3的晶體管器件300、圖4的晶體管器件400、圖7的晶體管器件700、根據(jù)圖5的第一制作工藝制作的晶體管器件、根據(jù)圖6的第二制作工藝制作的晶體管器件、使用圖8-圖9的方法中的至少一種形成的晶體管器件或者其組合。雖然圖10描繪了處理器1010內(nèi)的單個晶體管器件1064，但是應(yīng)當(dāng)理解，處理器1010可以包括多個晶體管并且具有類似于晶體管1064的結(jié)構(gòu)。

存儲器1032包括諸如計算機可讀指令或處理器可讀指令之類的指令1068(例如，可執(zhí)行指令)。指令1068可以包括諸如處理器1010的計算機可執(zhí)行的一個或多個指令。

圖10還示出了耦合到處理器1010和顯示器1028的顯示控制器1026。編碼器/解碼器(codec)1034也可以耦合到處理器1010。揚聲器1036和麥克風(fēng)1038可以耦合到codec1034。

圖10還指示諸如無線控制器的無線接口1040可以耦合到處理器1010和天線1042。在一個特定實施例中，處理器1010、顯示控制器1026、存儲器1032、codec1034及無線接口1040被包括在系統(tǒng)級封裝或片上系統(tǒng)設(shè)備1022中。在一個特定實施例中，輸入設(shè)備1030和電源1044耦合到片上系統(tǒng)設(shè)備1022。此外，在一個特定實施例中，如圖10中所圖示的，顯示器1028、輸入設(shè)備1030、揚聲器1036、麥克風(fēng)1038、天線1042及電源1044在片上系統(tǒng)設(shè)備1022的外部。然而，顯示器1028、輸入設(shè)備1030、揚聲器1036、麥克風(fēng)1038、天線1042和電源1044中的每一個可以耦合到片上系統(tǒng)設(shè)備1022的組件，諸如接口或控制器。雖然晶體管器件1064被描繪為被包括在處理器1010中，但是晶體管器件1064也可以或者可以備選地被包括在設(shè)備1000的另一組件或多個組件中，或者被包括在耦合到設(shè)備1000的組件中。例如，晶體管器件1064(或具有類似于晶體管器件1064的結(jié)構(gòu)的多個晶體管)可以被包括在存儲器1032、無線接口1040、電源1044、輸入設(shè)備1030、顯示器1028、顯示控制器1026和/或codec1034中。

所公開的實施例中的一個或多個可以在諸如設(shè)備1000的裝置中實現(xiàn)，這樣的裝置可以包括移動設(shè)備、平板計算機、臺式計算機、膝上型計算機、固定位置數(shù)據(jù)單元、移動位置數(shù)據(jù)單元或衛(wèi)星電話。備選地或附加地，設(shè)備1000可以包括機頂盒、娛樂單元、導(dǎo)航設(shè)備、個人數(shù)字助理(pda)、監(jiān)視器、計算機監(jiān)視器、電視、調(diào)諧器、收音機、衛(wèi)星收音機、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻碟(dvd)播放器、便攜式數(shù)字視頻播放器、任何其他電子設(shè)備或其組合。作為另一說明性非限制性示例，系統(tǒng)或裝置可以包括諸如手持式個人通信系統(tǒng)(pcs)單元的遠程單元、啟用全球定位系統(tǒng)(gps)的設(shè)備、導(dǎo)航設(shè)備、例如抄表設(shè)備的固定位置數(shù)據(jù)單元、或者存儲或獲取數(shù)據(jù)或計算機指令的任何其他設(shè)備或其任何組合。

結(jié)合所描述的圖1-圖10的實施例，公開了一種裝置，該裝置可以包括用于電子隧穿的部件，用于電子隧穿的部件包括用于發(fā)源電子或電子空穴的部件、用于增加電子或電子空穴的隧穿效率的部件、用于傳送電子或電子空穴的部件以及用于接收電子或電子空穴的部件。用于增加的部件和用于傳送的部件定位在用于發(fā)源的部件與用于接收的部件之間。用于電子隧穿的部件可以對應(yīng)于圖1或圖2的堆疊的垂直電子隧道層102-108。用于發(fā)源的部件可以對應(yīng)于源極層102，用于增加的部件可以對應(yīng)于隧穿層104，用于傳送的部件可以對應(yīng)于溝道層106，并且用于接收的部件可以對應(yīng)于漏極層108。備選地，用于電子隧穿的部件可以對應(yīng)于圖3或圖4的堆疊的垂直電子隧道層302-308。用于發(fā)源的部件可以對應(yīng)于源極層302，用于增加的部件可以對應(yīng)于隧穿層304，用于傳送的部件可以對應(yīng)于溝道層306，并且用于接收的部件可以對應(yīng)于漏極層308。用于電子隧穿的部件可以進一步對應(yīng)于圖5和圖6所示的堆疊的垂直電子隧道層502-508(或532-538)。用于發(fā)源的部件可以對應(yīng)于源極層502(或532)，用于增加的部件可以對應(yīng)于隧穿層504(或534)，用于傳送的部件可以對應(yīng)于溝道層506(或536)，并且用于接收的部件可以對應(yīng)于漏極層508(或538)。該裝置進一步包括與用于電子隧穿的部件相鄰的用于絕緣的部件。用于絕緣的部件可以對應(yīng)于介電層112、介電層212、介電層312、介電層412或介電層512。該裝置可以進一步包括用于控制電子或電子空穴從用于發(fā)源的部件到用于漏出(draining)的部件的流動的部件。用于控制的部件可以耦合到用于絕緣的部件。用于控制的部件可以對應(yīng)于柵極結(jié)構(gòu)130、柵極結(jié)構(gòu)230、柵極結(jié)構(gòu)330、柵極結(jié)構(gòu)430、柵極層516、518、柵極層546、548、柵極層616、618、柵極層656、648或柵極層716、718。

上文所公開的器件和功能可以被設(shè)計和配置成存儲在計算機可讀介質(zhì)上的計算機文件(例如，rtl、gdsii、gerber等)。一些或所有的這樣的文件可以被提供給基于這樣的文件來制作器件的制作處理程序。所得產(chǎn)品包括半導(dǎo)體晶片，半導(dǎo)體晶片然后被切割成半導(dǎo)體裸片并被封裝成半導(dǎo)體芯片。芯片然后被用在上文所描述的設(shè)備中。

盡管圖1-圖10中的一個或多個可以圖示根據(jù)本公開的教導(dǎo)的系統(tǒng)、裝置和/或方法，但是本公開不限制于這些所圖示的系統(tǒng)、裝置和/或方法。本公開的實施例可以適用在包括含有存儲器、處理器及片上電路系統(tǒng)的集成電路的任何設(shè)備中。

如本文所圖示或描述的圖1-圖10中的任何圖的一個或多個功能或組件可以與圖1-圖10中的另一圖的一個或多個其他部分組合。因此，本文所描述的單個實施例均不應(yīng)當(dāng)被解釋為限制性的，并且本公開的實施例可以適當(dāng)?shù)亟M合而不脫離本公開的教導(dǎo)。

技術(shù)人員將進一步理解，與本文所公開的實施例結(jié)合描述的各種說明性邏輯塊、配置、模塊、電路和算法步驟可以被實現(xiàn)為電子硬件、由處理器執(zhí)行的計算機軟件或兩者的組合。上文已經(jīng)就其功能方面一般地描述了各種說明性的組件、塊、配置、模塊、電路和步驟。這樣的功能是否被實現(xiàn)為硬件或處理器可執(zhí)行指令取決于特定應(yīng)用及施加在整個系統(tǒng)上的設(shè)計約束。技術(shù)人員可以針對每個特定應(yīng)用以不同的方式實現(xiàn)所描述的功能，但是這樣的實現(xiàn)決策不應(yīng)被解釋為導(dǎo)致脫離本公開的范圍。

與本文所公開的實施例結(jié)合描述的方法或算法的步驟可以直接體現(xiàn)在硬件中、在由處理器執(zhí)行的軟件模塊中，或者體現(xiàn)在兩者的組合中。軟件模塊可以常駐在隨機存取存儲器(ram)、閃存、只讀存儲器(rom)、可編程只讀存儲器(prom)、可擦除可編程只讀存儲器(eprom)、電可擦除可編程只讀存儲器(eeprom)、寄存器、硬盤、可移動盤、壓縮碟只讀存儲器(cd-rom)或本領(lǐng)域已知的任何其他形式的非瞬變存儲介質(zhì)。一個示例性存儲介質(zhì)耦合到處理器，使得處理器可以從存儲介質(zhì)讀取信息并將信息寫到存儲介質(zhì)。在備選方案中，存儲介質(zhì)可以集成到處理器。處理器和存儲介質(zhì)可以常駐在專用集成電路(asic)中。asic可以常駐在計算設(shè)備或用戶終端中。在備選方案中，處理器和存儲介質(zhì)可以作為離散組件常駐在計算設(shè)備或用戶終端中。

提供了對所公開的實施例的先前描述，以使得本領(lǐng)域的技術(shù)人員能夠制作或使用所公開的實施例。對這些實施例的各種修改對于本領(lǐng)域的技術(shù)人員將是顯而易見的，并且本文所限定的原理可以應(yīng)用到其他實施例而不脫離本公開的范圍。因此，本公開不旨在限制于本文所示的實施例，而是被賦予與由所附權(quán)利要求限定的原理和新穎特征一致的可能的最廣范圍。