本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件及非易失性存儲(chǔ)器陣列。
背景技術(shù)：
諸如閃速存儲(chǔ)器和電可擦除可編程序只讀存儲(chǔ)器(eeprom)的非易失性存儲(chǔ)器(nvm)器件已為本技術(shù)領(lǐng)域所熟知。當(dāng)系統(tǒng)或器件關(guān)閉時(shí)，nvm器件不會(huì)丟失其數(shù)據(jù)。由于對(duì)諸如便攜式電話的小型便攜式電子器件的需求增長(zhǎng)，所以對(duì)嵌入式存儲(chǔ)器的需求很大。由于其高速和廣泛的總線寬度能力，高性能的嵌入式存儲(chǔ)器是vlsi和ulsi中的重要組件，其能消除芯片間通信。因此，希望開(kāi)發(fā)一種完全兼容件cmos邏輯工藝并且具有低功耗、改良的寫(xiě)入效率、低成本和高封裝密度的nvm器件。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：第一有源區(qū)、第二有源區(qū)和第三有源區(qū)，彼此分離并且彼此平行布置；第一多晶硅區(qū)，布置在所述第一有源區(qū)和所述第二有源區(qū)上方；第二多晶硅區(qū)，布置在所述第一有源區(qū)和所述第二有源區(qū)上方；第三多晶硅區(qū)，布置在所述第二有源區(qū)和所述第三有源區(qū)上方；第一摻雜區(qū)，位于所述第二有源區(qū)內(nèi)并且介于所述第一多晶硅區(qū)和所述第二多晶硅區(qū)之間；以及第二摻雜區(qū)，位于所述第二有源區(qū)內(nèi)并且介于所述第二多晶硅區(qū)和所述第三多晶硅區(qū)之間。
本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：第一阱區(qū)；第二阱區(qū)，與所述第一阱區(qū)平行延伸；第三阱區(qū)，與所述第一阱區(qū)和所述第二阱區(qū)平行延伸；第一柵極區(qū)，設(shè)置在所述第一阱區(qū)上方；第二柵極區(qū)，設(shè)置在所述第二阱區(qū)上方并且連接所述第一柵極區(qū)；第三柵極區(qū)，設(shè)置在所述第三阱區(qū)上方；第四柵極區(qū)，設(shè)置在所述第二阱區(qū)上方并且連接所述第三柵極區(qū)；以及第一漏極區(qū)，位于所述第二阱區(qū)內(nèi)并且介于所述第二柵極區(qū)和所述第四柵極區(qū)之間。
本發(fā)明的實(shí)施例還提供了一種非易失性存儲(chǔ)器陣列，包括：第一對(duì)存儲(chǔ)器單元；和第二對(duì)存儲(chǔ)器單元，與所述第一對(duì)存儲(chǔ)單元相鄰，其中，所述第一對(duì)存儲(chǔ)器單元和所述第二對(duì)存儲(chǔ)器單元連接至同一位線；以及所述第一對(duì)存儲(chǔ)器單元和所述第二對(duì)存儲(chǔ)器單元連接至不同字線。
附圖說(shuō)明
本發(fā)明的一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)將在下列附圖和說(shuō)明中給出。通過(guò)說(shuō)明、附圖和權(quán)利要求書(shū)，本發(fā)明的其他特征和優(yōu)勢(shì)將顯而易見(jiàn)。
圖1a是根據(jù)一些實(shí)施例的非易失性存儲(chǔ)器陣列的頂視圖。
圖1b至圖1d是根據(jù)一些實(shí)施例的圖1a中的非易失性存儲(chǔ)器陣列的截面圖。
圖2是根據(jù)一些實(shí)施例的非易失性存儲(chǔ)器陣列的示意圖。
各圖中的相同參考符號(hào)均指示相同元件。
具體實(shí)施方式
現(xiàn)在使用具體語(yǔ)言描述附圖中所示的本發(fā)明的實(shí)施例或?qū)嵗?。然而，?yīng)該理解，本發(fā)明的范圍不會(huì)因而受到限制。示出實(shí)施例中的任何改變和修改以及本文中描述的原則的任何進(jìn)一步的應(yīng)用都可被考慮，這對(duì)于本發(fā)明所涉及的技術(shù)領(lǐng)域內(nèi)普通技術(shù)人員而言是常規(guī)的。在所有實(shí)施例中可重復(fù)使用參考數(shù)字，但沒(méi)有必要要求一個(gè)實(shí)施例的功能件應(yīng)用到另一個(gè)實(shí)施例上，即使它們共用相同的參考數(shù)字。
圖1a示出了根據(jù)本發(fā)明的一些實(shí)施例的非易失性存儲(chǔ)器陣列1的頂視圖。參考圖1a，非易失性存儲(chǔ)器陣列1包括多個(gè)位單元a、b、c和通過(guò)隔離區(qū)(未編號(hào))彼此分離的有源區(qū)10至13。為了方便和簡(jiǎn)潔，僅在圖1a中示出了非易失性存儲(chǔ)器陣列1的一部分。
位單元a包括多晶硅(poly)區(qū)20和摻雜區(qū)30、31。多晶硅區(qū)20設(shè)置在有源區(qū)10和11的上方，該有源區(qū)彼此緊鄰。摻雜區(qū)30在有源區(qū)11內(nèi)且在多晶硅區(qū)20的一側(cè)處，而摻雜區(qū)31在有源區(qū)11內(nèi)且在多晶硅區(qū)20的另一側(cè)處。操作中，有源區(qū)10用作字線。此外，摻雜區(qū)30可以用作漏極區(qū)或位線，而摻雜區(qū)31可以用作源極區(qū)或源極線(sourceline)。在實(shí)施例中，多晶硅區(qū)20和有源區(qū)10之間的重疊區(qū)域與多晶硅區(qū)20和有源區(qū)11之間的重疊區(qū)域的比率大于一(1)。
位單元b包括多晶硅區(qū)21和摻雜區(qū)31、32。多晶硅區(qū)21設(shè)置在有源區(qū)10和11的上方。摻雜區(qū)31在有源區(qū)11內(nèi)且在多晶硅區(qū)21的一側(cè)處，而摻雜區(qū)32在有源區(qū)11內(nèi)且在多晶硅區(qū)21的另一側(cè)處。操作中，有源區(qū)10用作字線。此外，摻雜區(qū)31可以用作源極區(qū)或源極線，而摻雜區(qū)32可以用作漏極區(qū)或位線。如圖1a所示，位單元b緊鄰位單元a且它們共用同一源極線31。在實(shí)施例中，多晶硅區(qū)21和有源區(qū)10之間的重疊區(qū)域與多晶硅區(qū)21和有源區(qū)11之間的重疊區(qū)域的比率大于一。
位單元c包括多晶硅區(qū)22和摻雜區(qū)32、33。多晶硅區(qū)22設(shè)置在有源區(qū)11和12的上方，該有源區(qū)彼此緊鄰。摻雜區(qū)32在有源區(qū)11內(nèi)且在多晶硅區(qū)22的一側(cè)處，而摻雜區(qū)33在有源區(qū)11內(nèi)且在多晶硅區(qū)22的另一側(cè)處。操作中，有源區(qū)12用作字線。此外，摻雜區(qū)32可以用作漏極區(qū)或位線，而摻雜區(qū)33可以用作源極區(qū)或源極線。如圖1a所示，位單元c緊鄰位單元b且它們共用同一位線32。在實(shí)施例中，多晶硅區(qū)22和有源區(qū)12之間的重疊區(qū)域與多晶硅區(qū)22和有源區(qū)11之間的重疊區(qū)域的比率大于1。
為了說(shuō)明，圖1a所示的非易失性存儲(chǔ)器陣列1包括多個(gè)位單元。在位單元的布置中，如果位單元和相鄰的位單元共用同一源極線，則每個(gè)位單元的多晶硅區(qū)和其相鄰的位單元的多晶硅區(qū)在同一對(duì)有源區(qū)上方延伸。此外，如果位單元和相鄰的位單元共用同一位線，則每個(gè)位單元的多晶硅區(qū)和其相鄰的位單元的多晶硅區(qū)在不同對(duì)有源區(qū)上方延伸。
在非易失性存儲(chǔ)器的寫(xiě)入操作期間，向選定字線(有源區(qū))施加大約3至8伏(v)的正電壓，這取決于非易失性存儲(chǔ)器的設(shè)計(jì)。此外，向選定位線施加0伏或3至8伏(v)的電壓，這取決于將被寫(xiě)入的預(yù)期邏輯狀態(tài)(邏輯值1或0)。在一些現(xiàn)有的非易失性存儲(chǔ)器陣列中，由于每個(gè)位單元和其相鄰位單元共用同一位線，所以兩個(gè)相鄰位單元的有源區(qū)應(yīng)當(dāng)被分離，以避免將不期望的邏輯值寫(xiě)入兩個(gè)相鄰位單元中的一個(gè)。然而，分離的有源區(qū)將增加非易失性存儲(chǔ)器陣列的總面積，且因此增加制造成本。
在本發(fā)明中，因?yàn)閮蓚€(gè)相鄰的位單元的多晶硅區(qū)在不同對(duì)有源區(qū)上方延伸，所以如果它們共用同一位線的話，則可以避免錯(cuò)誤寫(xiě)入操作，而無(wú)需分離兩個(gè)相鄰位單元的有源區(qū)。例如，如果希望將邏輯值0寫(xiě)入位單元b，則施加正電壓到字線wl1(有源區(qū)10)上，而施加0v電壓到位線32上。由于位單元c的多晶硅區(qū)22在有源區(qū)11和12上方延伸而位單元b的多晶硅區(qū)21在有源區(qū)10和11上方延伸，所以邏輯值0將不會(huì)被錯(cuò)誤寫(xiě)入位單元c。因?yàn)榉且资源鎯?chǔ)器陣列1的有源區(qū)互相平行連續(xù)延伸，本發(fā)明的非易失性存儲(chǔ)器陣列1的面積比現(xiàn)有的非易失性存儲(chǔ)器陣列小。在實(shí)施例中，本發(fā)明的非易失性存儲(chǔ)器陣列1的位單元大約比現(xiàn)有的非易失性存儲(chǔ)器陣列的位單元小45％。通過(guò)減少每個(gè)位單元的面積，還減少嵌入非易失性存儲(chǔ)器陣列1的芯片的總面積和其制造成本。
圖1b是根據(jù)本發(fā)明的實(shí)施例沿著線x-x’截取的圖1a中所示的非易失性存儲(chǔ)器陣列1a的一部分的截面圖。圖1b中所示的非易失性存儲(chǔ)器1包括襯底(未示出)、阱區(qū)11和每個(gè)位單元a、b和c的一部分。
襯底可以是p型摻雜襯底或n型摻雜襯底，這意味著半導(dǎo)體襯底可摻雜有n型或p型雜質(zhì)。襯底由硅、鎵、砷化物、硅鍺、碳化硅或其他用于半導(dǎo)體器件工藝的已知的半導(dǎo)體材料形成。盡管半導(dǎo)體襯底用于本文所示實(shí)例，但是在其他實(shí)施例中，外延生長(zhǎng)的半導(dǎo)體材料或絕緣體上硅(soi)層可用作襯底。
本領(lǐng)域內(nèi)已知摻雜劑雜質(zhì)可注入半導(dǎo)體材料以形成p型或n型材料。p型材料可進(jìn)一步分為p++(相當(dāng)重?fù)诫s)、p+(重?fù)诫s)、p(適度摻雜)、p-(輕摻雜)、p—(相當(dāng)輕摻雜)型材料，這取決于摻雜劑的濃度。如果材料被規(guī)定為p型材料，則其摻雜有p型雜質(zhì)且其可以是p++、p+、p、p-、p--型材料中的任意一種。類似地，n型材料可進(jìn)一步分為n++、n+、n、n-、n--型材料。如果材料被規(guī)定為n型材料，其摻雜有n型雜質(zhì)且其可以是n++、n+、n、n-、n--型材料中的任意一種。例如，用于p型材料的摻雜劑原子包含硼。例如，在n型材料中，摻雜劑原子包含例如磷、砷和銻?？赏ㄟ^(guò)離子注入工藝完成摻雜。當(dāng)與光刻工藝聯(lián)接時(shí)，可通過(guò)當(dāng)其他區(qū)域被掩蔽時(shí)將原子注入暴露區(qū)域來(lái)在選定區(qū)域中執(zhí)行摻雜。同樣，熱驅(qū)動(dòng)或退火循環(huán)可用于使用熱擴(kuò)散來(lái)擴(kuò)展或延伸先前的摻雜區(qū)。作為替選，在外延工藝中，半導(dǎo)體材料的一些外延沉積允許原位摻雜。本領(lǐng)域內(nèi)還已知可通過(guò)諸如薄氧化物層的特定材料完成注入。
阱區(qū)11在位單元a、b和c中連續(xù)延伸。阱區(qū)11的摻雜濃度以及擴(kuò)散可隨著工藝和設(shè)計(jì)的變化而變化。例如，p型材料或n型材料的摻雜濃度可在1014原子/立方厘米(atoms/cm3)至1022atoms/cm3范圍內(nèi)，并且具有濃度高于約1018/cm3的p+/n+材料?？墒褂靡恍┢渌麧舛确秶T如摻雜濃度低于1014atoms/cm3的n--/p--材料、摻雜濃度范圍在1014atoms/cm3至1016atoms/cm3的n-/p-材料、摻雜濃度范圍在1016atoms/cm3至1018atoms/cm3的n/p材料、摻雜濃度范圍在1018atoms/cm3至1020atoms/cm3的n+/p+材料、以及摻雜濃度高于1020atoms/cm3的n++/p++材料?？墒褂闷渌鎿Q濃度范圍，諸如摻雜濃度范圍大約在1015至1018/cm3的n--/p--材料和摻雜濃度比n--/p--材料的濃度高5到100倍的n-/p-材料。
位單元a包括柵極區(qū)20’、柵極介電層40、漏極區(qū)30、源極區(qū)31和輕摻雜區(qū)50。柵極區(qū)20’設(shè)置在阱區(qū)11的上方且柵極介電層40設(shè)置在柵極區(qū)20’和阱區(qū)11之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層40是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱11上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)20’可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在柵極區(qū)20’上以減小接觸電阻。
漏極區(qū)30和源極區(qū)31具有相同導(dǎo)電類型且在阱區(qū)11內(nèi)。漏極區(qū)30可具有漏極接觸件(未在附圖中示出)。源極區(qū)31可具有源極接觸件(未在附圖中示出)。漏極區(qū)30和源極區(qū)31兩者都通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)11內(nèi)形成。例如，漏極區(qū)30和源極區(qū)31可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成。或者，還可使用其他n型摻雜劑，諸如砷、銻或其組合。
輕摻雜區(qū)50和源極區(qū)31具有相同導(dǎo)電類型且在阱區(qū)11內(nèi)。輕摻雜區(qū)50的濃度低于源極區(qū)31的濃度。
同樣，位單元b包括柵極區(qū)21’、柵極介電層41、源極區(qū)31、漏極區(qū)32和輕摻雜區(qū)50。柵極區(qū)21’設(shè)置在阱區(qū)11的上方且柵極介電層41設(shè)置在柵極區(qū)21’和阱區(qū)11之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層41是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱11上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)21’可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在柵極區(qū)21’上以減小接觸電阻。
位單元b和位單元a共用同一源極區(qū)31。位單元b的漏極區(qū)32的導(dǎo)電類型與源極區(qū)31的導(dǎo)電類型相同。漏極區(qū)32可具有漏極接觸件(未在附圖中示出)。漏極區(qū)32通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)11內(nèi)形成。例如，漏極區(qū)32可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成。或者，還可使用其他n型摻雜劑，諸如砷、銻或其組合。
同樣，位單元c包括柵極區(qū)22’、柵極介電層42、漏極區(qū)32、源極區(qū)33和輕摻雜區(qū)50。柵極區(qū)22’設(shè)置在阱區(qū)11的上方且柵極介電層42設(shè)置在柵極區(qū)22’和阱區(qū)11之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層42是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱11上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)22’可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在所示柵極區(qū)22’上以減小接觸電阻。
位單元b和位單元c共用同一漏極區(qū)32。位單元c的源極區(qū)33的導(dǎo)電類型與漏極區(qū)32的導(dǎo)電類型相同。源極區(qū)33可具有源極接觸件(未在附圖中示出)。源極區(qū)33通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)11內(nèi)形成。例如，源極區(qū)33可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成?；蛘?，還可使用其他n型摻雜劑，諸如砷、銻或其組合。
圖1c是根據(jù)本發(fā)明的實(shí)施例沿著線y-y’截取的圖1a中示出的非易失性存儲(chǔ)器陣列1的一部分的截面圖。圖1c中所示的非易失性存儲(chǔ)器1包括襯底(未示出)、阱區(qū)12和位單元c的一部分。
阱區(qū)12在位單元c中連續(xù)延伸。阱區(qū)12的摻雜濃度以及擴(kuò)散可隨著工藝和設(shè)計(jì)的變化而變化。例如，p型材料或n型材料的摻雜濃度可在1014atoms/cm3至1022atoms/cm3范圍內(nèi)，并且具有濃度高于約1018/cm3的p+/n+材料?？墒褂靡恍┢渌麧舛确秶T如摻雜濃度低于1014atoms/cm3的n--/p--材料、摻雜濃度范圍在1014atoms/cm3至1016atoms/cm3的n-/p-材料、摻雜濃度范圍在1016atoms/cm3至1018atoms/cm3的n/p材料、摻雜濃度范圍在1018atoms/cm3至1020atoms/cm3的n+/p+材料、以及摻雜濃度高于的1020atoms/cm3的n++/p++材料?？墒褂闷渌鎿Q濃度范圍，諸如摻雜濃度范圍大約在1015至1018/cm3的n--/p--材料和摻雜濃度比n--/p--材料的濃度高5到100倍的n-/p-材料。
位單元c包括柵極區(qū)22”、柵極介電層42’、漏極區(qū)32’、源極區(qū)33’、第一輕摻雜區(qū)50’和第二輕摻雜區(qū)51。柵極區(qū)22”設(shè)置在阱區(qū)12的上方且柵極介電層42’設(shè)置在柵極區(qū)22”和阱區(qū)12之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層42’是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱12上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)22”可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在所示柵極區(qū)22”上以減小接觸電阻。
漏極區(qū)32’和源極區(qū)33’具有相同導(dǎo)電類型且在阱區(qū)12內(nèi)。漏極區(qū)32’可具有漏極接觸件(未在附圖中示出)。源極區(qū)33’可具有源極接觸件(未在附圖中示出)。漏極區(qū)32’和源極區(qū)33’兩者都通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)12內(nèi)形成。例如，漏極區(qū)32’和源極區(qū)33’可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成?；蛘撸€可使用其他n型摻雜劑，諸如砷、銻或其組合。
第一輕摻雜區(qū)50’和源極區(qū)33’具有相同導(dǎo)電類型且在阱區(qū)12內(nèi)。第一輕摻雜區(qū)50’的濃度低于源極區(qū)33’的濃度。
第二輕摻雜區(qū)51和源極區(qū)33’具有相同導(dǎo)電類型且在阱區(qū)12內(nèi)。第二輕摻雜區(qū)51的濃度低于第一輕摻雜區(qū)50’的濃度。柵極區(qū)22’和第二輕摻雜區(qū)51形成電容器。
圖1d是根據(jù)本發(fā)明的實(shí)施例沿著線z-z’截取的圖1a中示出的非易失性存儲(chǔ)器陣列1的一部分的截面圖。圖1d中所示的非易失性存儲(chǔ)器1包括襯底(未示出)、阱區(qū)10和每個(gè)位單元a和b的一部分。
阱區(qū)10在位單元a和位單元c中連續(xù)延伸。阱區(qū)10的摻雜濃度以及擴(kuò)散可隨著工藝和設(shè)計(jì)的變化而變化。例如，p型材料或n型材料的摻雜濃度可在1014atoms/cm3至1022atoms/cm3范圍內(nèi)，并且具有濃度高于約1018/cm3的p+/n+材料?？墒褂靡恍┢渌麧舛确秶?，諸如摻雜濃度低于1014atoms/cm3的n--/p--材料、摻雜濃度范圍在1014atoms/cm3至1016atoms/cm3的n-/p-材料、摻雜濃度范圍在1016atoms/cm3至1018atoms/cm3的n/p材料、摻雜濃度范圍在1018atoms/cm3至1020atoms/cm3的n+/p+材料、以及摻雜濃度高于的1020atoms/cm3的n++/p++材料?？墒褂闷渌鎿Q濃度范圍，諸如摻雜濃度范圍大約在1015至1018/cm3的n--/p--材料和摻雜濃度比n--/p--材料的濃度高5到100倍的n-/p-材料。
位單元a包括柵極區(qū)20”、柵極介電層40’、漏極區(qū)30’、源極區(qū)31’、第一輕摻雜區(qū)50’和第二輕摻雜區(qū)51’。柵極區(qū)20”設(shè)置在阱區(qū)10的上方且柵極介電層40’設(shè)置在柵極區(qū)20”和阱區(qū)10之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層40’是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱10上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)20”可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在所示柵極區(qū)20”上以減小接觸電阻。
漏極區(qū)30’和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。漏極區(qū)30’可具有漏極接觸件(未在附圖中示出)。源極區(qū)31’可具有源極接觸件(未在附圖中示出)。漏極區(qū)30’和源極區(qū)31’兩者都通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)10內(nèi)形成。例如，漏極區(qū)30’和源極區(qū)31’可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成?；蛘?，還可使用其他n型摻雜劑，諸如砷、銻或其組合。
第一輕摻雜區(qū)50”和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。第一輕摻雜區(qū)50”的濃度低于源極區(qū)31’的濃度。
第二輕摻雜區(qū)51’和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。第二輕摻雜區(qū)51’的濃度低于第一輕摻雜區(qū)50”的濃度。柵極區(qū)20’和第二輕摻雜區(qū)51’形成電容器。
位單元b包括柵極區(qū)21”、柵極介電層41’、漏極區(qū)32”、源極區(qū)31’、第一輕摻雜區(qū)50”和第二輕摻雜區(qū)51’。柵極區(qū)21”設(shè)置在阱區(qū)10的上方且柵極介電層41’設(shè)置在柵極區(qū)21”和阱區(qū)10之間。根據(jù)本發(fā)明的實(shí)施例，柵極介電層41’是通過(guò)例如熱氧化(但不限于此)生長(zhǎng)在襯底的阱10上的二氧化硅。例如，其他合適的柵極介電材料可包含氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)21”可包括但不限于摻雜的多晶硅。此外，硅化物(未示出)可形成在所示柵極區(qū)21”上以減小接觸電阻。
漏極區(qū)32”和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。漏極區(qū)32”可具有漏極接觸件(未在附圖中示出)。源極區(qū)31’可具有源極接觸件(未在附圖中示出)。漏極區(qū)32”和源極區(qū)31’兩者都通過(guò)將同一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入阱區(qū)10內(nèi)形成。例如，漏極區(qū)32”和源極區(qū)31’可通過(guò)注入諸如濃度大約在1×1019/cm3到2×1021/cm3之間的磷的n型摻雜劑形成?；蛘?，還可使用其他n型摻雜劑，諸如砷、銻或其組合。
圖1d所示的位單元a的柵極區(qū)20”與圖1b所示的位單元a的柵極區(qū)20’連接。圖1d所示的位單元b的柵極區(qū)21”與圖1b所示的位單元b的柵極區(qū)21’連接。圖1c所示的位單元c的柵極區(qū)22”與圖1b所示的位單元c的柵極區(qū)22’連接。
第一輕摻雜區(qū)50”和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。第一輕摻雜區(qū)50”的濃度低于源極區(qū)31’的濃度。
第二輕摻雜區(qū)51’和源極區(qū)31’具有相同導(dǎo)電類型且在阱區(qū)10內(nèi)。第二輕摻雜區(qū)51’的濃度低于第一輕摻雜區(qū)50”的濃度。柵極區(qū)20’和第二輕摻雜區(qū)51’形成電容器。
如圖1b至圖1d所示，共用同一源極區(qū)的兩個(gè)相鄰的位單元的柵極區(qū)在同一對(duì)阱區(qū)上方延伸，而共用同一漏極區(qū)的兩個(gè)相鄰的位單元的柵極區(qū)在不同對(duì)阱區(qū)上方延伸。這樣，可以避免錯(cuò)誤寫(xiě)入操作，而無(wú)需使用隔離元件(例如sti)將兩個(gè)相鄰位單元的阱區(qū)分離。因此，本發(fā)明的非易失性存儲(chǔ)器陣列的面積比現(xiàn)有的非易失性存儲(chǔ)器陣列小。
圖2是根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器陣列2的示意圖。非易失性存儲(chǔ)器陣列2包括多對(duì)單元，每個(gè)單元都具有兩個(gè)mosfet。
在每對(duì)單元中，兩個(gè)mosfet的柵極端子連接到同一字線且兩個(gè)mosfet的源極端子連接到同一源極線。例如，在單元對(duì)x中，mosfet(2,1)和mosfet(2,4)的柵極端子都連接到字線wl(2)，且mosfet(2,1)和mosfet(2,4)的源極端子都連接到源極線sl(2)。
對(duì)于不屬于同一對(duì)的兩個(gè)相鄰的mosfet，兩個(gè)mosfet的漏極端子連接到同一位線，而兩個(gè)mosfet的柵極端子連接到不同字線。例如，單元對(duì)x中的mosfet(2,4)和單元對(duì)y中的mosfet(0,4)的漏極端子都連接到位線bl(4)，而mosfet(2,4)和mosfet(0,4)的柵極端子連接到不同字線。具體地，mosfet(2,4)和mosfet(0,4)的柵極端子分別連接到字線wl(2)和字線wl(0)。
在寫(xiě)入操作期間，當(dāng)邏輯值0被寫(xiě)入mosfet(2,4)時(shí)，施加正電壓到字線wl(2)上且施加零電壓到位線bl(4)上。由于mosfet(2,4)和其相鄰的mosfet(0,4)的柵極端子連接到不同字線，所以能夠確保，即使mosfet(2,4)和mosfet(0,4)都連接到同一位線bl(4)，邏輯值0不會(huì)被錯(cuò)誤寫(xiě)入mosfet(0,4)。
據(jù)此，本發(fā)明提供一種高性能非易失性存儲(chǔ)器陣列以克服現(xiàn)有的非易失性存儲(chǔ)器陣列中的一些問(wèn)題。本發(fā)明的非易失性存儲(chǔ)器陣列能夠夠避免邏輯值被寫(xiě)入未選定的位單元，而無(wú)需分離有源區(qū)或阱區(qū)。因此，能通過(guò)使用連續(xù)延伸的有源區(qū)或阱區(qū)獲取具有更小面積的芯片，從而減少制造成本并增加芯片密度。
用以實(shí)現(xiàn)相同功能的組件的任何布置可被有效“關(guān)聯(lián)”，以實(shí)現(xiàn)預(yù)期功能。因此，本文中為了實(shí)現(xiàn)特定功能而被結(jié)合的任何兩個(gè)組件可視為彼此“關(guān)聯(lián)”，以實(shí)現(xiàn)預(yù)期功能，無(wú)需考慮架構(gòu)和中間組件。同樣，任何兩個(gè)關(guān)聯(lián)的組件還可視為彼此“可操作連接”或“可操作聯(lián)接”以實(shí)現(xiàn)預(yù)期功能。
本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括第一有源區(qū)、第二有源區(qū)和第三有源區(qū)、第一多晶硅區(qū)、第二多晶硅區(qū)、第三多晶硅區(qū)、第一摻雜區(qū)和第二摻雜區(qū)。第一有源區(qū)、第二有源區(qū)和第三有源區(qū)互相分離且基本互相平行布置。第一多晶硅區(qū)布置在第一有源區(qū)和第二有源區(qū)上方。第二多晶硅區(qū)布置在第一有源區(qū)和第二有源區(qū)上方。第三多晶硅區(qū)布置在第二有源區(qū)和第三有源區(qū)上方。第一摻雜區(qū)在第二有源區(qū)內(nèi)且在第一多晶硅區(qū)和第二多晶硅區(qū)之間。第二摻雜區(qū)在第二有源區(qū)內(nèi)且在第二多晶硅區(qū)和第三多晶硅區(qū)之間。
本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括第一阱區(qū)，第二阱區(qū)和第三阱區(qū)、第一柵極區(qū)、第二柵極區(qū)、第三柵極區(qū)、第四柵極區(qū)和第一漏極區(qū)。第二阱區(qū)與第一阱區(qū)平行延伸。第三阱區(qū)與第一阱區(qū)和第二阱區(qū)平行延伸。第一柵極區(qū)設(shè)置在第一阱區(qū)上方。第二柵極區(qū)設(shè)置在第二阱區(qū)上方且連接到第一柵極區(qū)。第三柵極區(qū)設(shè)置在第三阱區(qū)上方。第四柵極區(qū)設(shè)置在第二阱區(qū)上方且連接到第三柵極區(qū)。第一漏極區(qū)在第二阱區(qū)內(nèi)且在第二柵極區(qū)和第四柵極區(qū)之間。
本發(fā)明的實(shí)施例提供了一種非易失性存儲(chǔ)器陣列，包括第一對(duì)存儲(chǔ)器單元和臨近第一對(duì)存儲(chǔ)器單元的第二對(duì)存儲(chǔ)器單元。第一對(duì)存儲(chǔ)器單元和第二對(duì)存儲(chǔ)器單元連接到同一位線上。第一對(duì)存儲(chǔ)器單元和第二對(duì)存儲(chǔ)器單元連接到不同字線上。
本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：第一有源區(qū)、第二有源區(qū)和第三有源區(qū)，彼此分離并且彼此平行布置；第一多晶硅區(qū)，布置在所述第一有源區(qū)和所述第二有源區(qū)上方；第二多晶硅區(qū)，布置在所述第一有源區(qū)和所述第二有源區(qū)上方；第三多晶硅區(qū)，布置在所述第二有源區(qū)和所述第三有源區(qū)上方；第一摻雜區(qū)，位于所述第二有源區(qū)內(nèi)并且介于所述第一多晶硅區(qū)和所述第二多晶硅區(qū)之間；以及第二摻雜區(qū)，位于所述第二有源區(qū)內(nèi)并且介于所述第二多晶硅區(qū)和所述第三多晶硅區(qū)之間。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括多個(gè)有源區(qū)和多個(gè)多晶硅區(qū)，其中，如果所述第一摻雜區(qū)位于每一個(gè)多晶硅區(qū)和與所述每一個(gè)多晶硅區(qū)相鄰的多晶硅區(qū)之間，則所述每一個(gè)多晶硅區(qū)和與所述每一個(gè)多晶硅區(qū)相鄰的多晶硅區(qū)在同一對(duì)有源區(qū)上方延伸。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括多個(gè)有源區(qū)和多個(gè)多晶硅區(qū)，其中，如果所述第二摻雜區(qū)位于每一個(gè)多晶硅區(qū)和與所述每一個(gè)多晶硅區(qū)相鄰的多晶硅區(qū)之間，則所述每一個(gè)多晶硅區(qū)和與所述每一個(gè)多晶硅區(qū)相鄰的多晶硅區(qū)在不同對(duì)有源區(qū)上方延伸。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第一摻雜區(qū)是源極區(qū)，并且所述第二摻雜區(qū)是漏極區(qū)。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第一多晶硅區(qū)和所述第一有源區(qū)之間的重疊區(qū)域與所述第一多晶硅區(qū)和所述第二有源區(qū)之間的重疊區(qū)域的比率大于一。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第一摻雜區(qū)由所述第一多晶硅區(qū)和所述第二多晶硅區(qū)共用，并且所述第二摻雜區(qū)由所述第二摻雜區(qū)和所述第三摻雜區(qū)共用。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第二有源區(qū)連續(xù)延伸至所述第一多晶硅區(qū)、所述第二多晶硅區(qū)和所述第三多晶硅區(qū)下方。
本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：第一阱區(qū)；第二阱區(qū)，與所述第一阱區(qū)平行延伸；第三阱區(qū)，與所述第一阱區(qū)和所述第二阱區(qū)平行延伸；第一柵極區(qū)，設(shè)置在所述第一阱區(qū)上方；第二柵極區(qū)，設(shè)置在所述第二阱區(qū)上方并且連接所述第一柵極區(qū)；第三柵極區(qū)，設(shè)置在所述第三阱區(qū)上方；第四柵極區(qū)，設(shè)置在所述第二阱區(qū)上方并且連接所述第三柵極區(qū)；以及第一漏極區(qū)，位于所述第二阱區(qū)內(nèi)并且介于所述第二柵極區(qū)和所述第四柵極區(qū)之間。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括：第五柵極區(qū)，設(shè)置在所述第二阱區(qū)上方；第六柵極區(qū)，設(shè)置在所述第一阱區(qū)上方并且連接所述第五柵極區(qū)；以及第一源極區(qū)，位于所述第二阱區(qū)內(nèi)并且介于所述第五柵極區(qū)和所述第二柵極區(qū)之間。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述第二阱區(qū)內(nèi)并且與所述第一漏極區(qū)相鄰的第一輕摻雜區(qū)，其中，所述第一輕摻雜區(qū)的濃度低于所述第一漏極區(qū)的濃度。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述第二阱區(qū)內(nèi)并且與所述第一源極區(qū)相鄰的第二輕摻雜區(qū)，其中，所述第一輕摻雜區(qū)的濃度低于所述第一源極區(qū)的濃度。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述第二阱區(qū)內(nèi)并且與所述第一源極區(qū)相鄰的第二輕摻雜區(qū)，其中，所述第一輕摻雜區(qū)的濃度低于所述第一源極區(qū)的濃度。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述第二阱區(qū)內(nèi)并且位于所述第三柵極區(qū)下方的第三輕摻雜區(qū)。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述第一阱區(qū)內(nèi)并且位于所述第一柵極區(qū)下方的第四輕摻雜區(qū)。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第二阱區(qū)連續(xù)延伸至所述第二柵極區(qū)和所述第四柵極區(qū)的下方。
本發(fā)明的實(shí)施例還提供了一種非易失性存儲(chǔ)器陣列，包括：第一對(duì)存儲(chǔ)器單元；和第二對(duì)存儲(chǔ)器單元，與所述第一對(duì)存儲(chǔ)單元相鄰，其中，所述第一對(duì)存儲(chǔ)器單元和所述第二對(duì)存儲(chǔ)器單元連接至同一位線；以及所述第一對(duì)存儲(chǔ)器單元和所述第二對(duì)存儲(chǔ)器單元連接至不同字線。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第一對(duì)存儲(chǔ)器單元還包括：第一mosfet；和第二mosfet，其中，所述第一mosfet的源極和所述第二mosfet的源極連接至所述同一源極線；以及所述第一mosfet的柵極和所述第二mosfet的柵極連接至所述同一字線。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第二對(duì)存儲(chǔ)器單元還包括與所述第二mosfet相鄰的第三mosfet，其中，所述第二mosfet的漏極和所述第三mosfet的漏極連接至所述同一位線；以及所述第二mosfet的柵極和所述第二mosfet的柵極連接至不同字線。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，非易失性存儲(chǔ)器陣列還包括多個(gè)mosfet，其中，如果每一個(gè)mosfet和與所述每一個(gè)mosfet相鄰的mosfet的源極彼此連接，則所述每一個(gè)mosfet和與所述每一個(gè)mosfet相鄰的mosfet的柵極連接至所述同一字線。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，非易失性存儲(chǔ)器陣列還包括多個(gè)mosfet，其中，如果每一個(gè)mosfet和與所述每一個(gè)mosfet相鄰的mosfet的漏極彼此連接，則所述每一個(gè)mosfet和與所述每一個(gè)mosfet相鄰的mosfet的柵極連接至不同字線。
上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)實(shí)施例。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。