本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，具體涉及一種淺溝槽隔離(shallow trench isolation)浮柵(Floating Gate)結(jié)構(gòu)的制作方法和浮柵型閃存的制作方法。

背景技術(shù)：

由于淺溝槽隔離浮柵結(jié)構(gòu)可增大后續(xù)工藝中浮柵與氧化層-氮化層-氧化層(Oxide-Nitride-Oxide)結(jié)構(gòu)的接觸面積，提高器件的耦合率，故而在浮柵型閃存的制作中經(jīng)常采用淺溝槽隔離浮柵結(jié)構(gòu)。

傳統(tǒng)的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法，包括以下步驟:

如圖1所示，提供一半導(dǎo)體襯底101；

如圖2所示，在所述半導(dǎo)體襯底101上依次形成一電子通道層104和一硬掩膜層105；

如圖3所示，在所述硬掩膜層105上形成圖形化的光阻層106；

如圖4所示，以圖形化的光阻層106為掩膜，刻蝕所述硬掩膜層105、電子通道層104和部分半導(dǎo)體襯底101，形成溝槽301、302，再去除所述圖形化光阻層106；在刻蝕形成溝槽301、302時(shí)，所述硬掩膜層105也起到了掩膜的作用；

如圖5所示，在所述溝槽301、302內(nèi)填充絕緣材料107，所述絕緣材料107覆蓋所述硬掩膜層105；

如圖6所示，進(jìn)行第一次化學(xué)機(jī)械拋光工藝(CMP)，去除所述硬掩膜層105上的絕緣材料107；

如圖7所示，采用光刻和刻蝕工藝，去除所述硬掩膜層105，所述溝槽301、302內(nèi)的絕緣材料未被刻蝕，因而所述溝槽301、302內(nèi)的絕緣材料的頂面高于所述電子通道層104的頂面；

如圖8所示，在電子通道層104上形成一電子存儲(chǔ)層108，所述電子存儲(chǔ)層108覆蓋所述溝槽301、302內(nèi)的絕緣材料；

如圖9所示，進(jìn)行第二次化學(xué)機(jī)械拋光工藝(CMP)，平坦化所述電子存儲(chǔ)層108，直至電子存儲(chǔ)層108達(dá)到預(yù)定厚度并與所述溝槽301、302內(nèi)的絕緣材料齊平，形成淺溝槽隔離結(jié)構(gòu)301’、302’，以隔離所述電子存儲(chǔ)層108。至此，完成了淺溝槽隔離浮柵結(jié)構(gòu)的制作工藝。

然而，申請(qǐng)人發(fā)現(xiàn)，上述淺溝槽隔離浮柵結(jié)構(gòu)的制作方法需要單獨(dú)沉積一硬掩膜層105，刻蝕形成溝槽后還需要額外采用光刻和刻蝕工藝去除該硬掩膜層，并且需要進(jìn)行兩次化學(xué)機(jī)械拋光工藝，制作工藝較為復(fù)雜。另外，形成電子存儲(chǔ)層108的化學(xué)機(jī)械拋光工藝過程中，由于用作隔離的氧化硅和作為電子儲(chǔ)存層的多晶的研磨速率差異，會(huì)導(dǎo)致所述電子存儲(chǔ)層108表面出現(xiàn)凹陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，解決傳統(tǒng)的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法工藝復(fù)雜的問題。

本發(fā)明的另一目的在于，解決電子存儲(chǔ)層表面凹陷和多晶硅殘余物較多的問題。

本發(fā)明提供了一種淺溝槽隔離浮柵結(jié)構(gòu)的制作方法，其包括以下步驟：

提供一半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上依次形成一電子通道層和一電子存儲(chǔ)層；

在所述電子存儲(chǔ)層上形成圖形化的光阻層；

以所述圖形化的光阻層為掩膜，刻蝕所述電子存儲(chǔ)層、電子通道層和部分半導(dǎo)體襯底，形成若干溝槽，再去除所述圖形化光阻層；

在所述溝槽內(nèi)填充絕緣材料，所述絕緣材料覆蓋所述電子存儲(chǔ)層；

采用化學(xué)機(jī)械研磨工藝去除所述電子存儲(chǔ)層上的絕緣材料，形成填充絕緣材料的淺溝槽對(duì)所述電子存儲(chǔ)層的隔離，即淺溝槽隔離浮柵結(jié)構(gòu)。

可選的，所述半導(dǎo)體襯底上還形成有一外延層，所述電子通道層沉積在所述外延層。

可選的，所述外延層為P型摻雜外延層。

可選的，所述溝槽貫穿所述電子存儲(chǔ)層、電子通道層和部分外延層。

可選的，所述半導(dǎo)體襯底中形成有一阱區(qū)。

可選的，所述阱區(qū)通過P型離子注入的方式形成。

可選的，一部分的溝槽貫穿所述電子存儲(chǔ)層、電子通道層、阱區(qū)和部分外延層，另一部分溝槽貫穿所述電子存儲(chǔ)層、電子通道層和部分外延層。

可選的，所述半導(dǎo)體襯底為P型摻雜襯底。

可選的，所述電子通道層的材質(zhì)為氧化物。

可選的，所述電子存儲(chǔ)層的材質(zhì)為多晶硅。

可選的，所述絕緣材料通過高深寬比沉積工藝(HARP，High Aspect Ratio Process)或者高密度電漿沉積工藝(HDP，High Density Plasma)沉積。

本發(fā)明提供了一種浮柵型閃存的制作方法，采用上述任意一種方法形成淺溝槽隔離浮柵結(jié)構(gòu)。

采用本發(fā)明提供的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法，刻蝕溝槽之前形成電子存儲(chǔ)層，這樣電子存儲(chǔ)層即可達(dá)到與傳統(tǒng)方法中硬掩膜層同樣的作用，無需單獨(dú)沉積一硬掩膜層，相應(yīng)的，無需額外進(jìn)行光刻和刻蝕工藝去除硬掩膜層，并且只需一次平坦化工藝即可完成淺溝槽隔離浮柵結(jié)構(gòu)的制作，工藝簡(jiǎn)單，成本較低。

進(jìn)一步的，所述電子存儲(chǔ)層在化學(xué)機(jī)械拋光工藝之前就已經(jīng)沉積至預(yù)設(shè)厚度，最終化學(xué)機(jī)械拋光工藝只需去除絕緣材料(即電子存儲(chǔ)層上的絕緣材料去除后停止研磨)，并不研磨電子存儲(chǔ)層，因而，可避免所述電子存儲(chǔ)層表面在研磨中產(chǎn)生凹陷，提高半導(dǎo)體器件的良率。

附圖說明

圖1～圖9是傳統(tǒng)的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法中器件的剖面結(jié)構(gòu)示意圖；

圖10是本發(fā)明優(yōu)選實(shí)施例提供的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法的流程圖；

圖11～16本發(fā)明一實(shí)施例提供的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法中器件的剖面結(jié)構(gòu)示意圖；

附圖1-附圖16的標(biāo)記說明如下：

101、201-半導(dǎo)體襯底；202-外延層；203-阱區(qū)；104、204-電子通道層；105-硬掩膜層；106、206-圖形化的光阻層；107、207-絕緣材料；108、208-電子存儲(chǔ)層；301、302、401、402-溝槽；301’、302’、401’、402’-淺溝槽隔離結(jié)構(gòu)。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法和浮柵型閃存的制作方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。

如圖10所示，本發(fā)明一實(shí)施例提供了一種淺溝槽隔離浮柵結(jié)構(gòu)的制作方法，包括以下步驟：

S1、提供一半導(dǎo)體襯底；

S2、在所述半導(dǎo)體襯底上依次形成一電子通道層和一電子存儲(chǔ)層；

S3、在所述電子存儲(chǔ)層上形成圖形化的光阻層；

S4、以所述圖形化的光阻層為掩膜，刻蝕所述電子存儲(chǔ)層、電子通道層和部分半導(dǎo)體襯底，形成若干溝槽，再去除所述圖形化光阻層；

S5、在所述溝槽內(nèi)填充絕緣材料，所述絕緣材料覆蓋所述電子存儲(chǔ)層；

S6、采用化學(xué)機(jī)械研磨工藝去除所述電子存儲(chǔ)層上的絕緣材料，形成填充絕緣材料的淺溝槽對(duì)所述電子存儲(chǔ)層的隔離，即淺溝槽隔離浮柵結(jié)構(gòu)。

下面結(jié)合圖11-圖16，對(duì)本發(fā)明一實(shí)施例提供的一種淺溝槽隔離浮柵結(jié)構(gòu)的制作方法做進(jìn)一步詳細(xì)說明。

如圖11所示，步驟S1中，半導(dǎo)體襯底201例如是P型摻雜的硅襯底，例如，摻雜有硼(B)、鋁(Al)離子?？蛇x的，所述半導(dǎo)體襯底201上形成有一外延層202，所述外延層202例如是單晶硅層，其厚度例如是1μm～3μm。當(dāng)然，在實(shí)際應(yīng)用中，所述半導(dǎo)體襯底201以及外延層202的材料不限于單晶硅，所述外延層202的厚度也可根據(jù)情況進(jìn)行適當(dāng)調(diào)整。繼續(xù)參考圖11所示，所述外延層202中可以形成有一阱區(qū)203，所述阱區(qū)203例如是通過P型離子注入工藝形成。

如圖12所示，步驟S2中，在所述半導(dǎo)體襯底201上(此處是外延層202之上)依次形成電子通道層204和電子存儲(chǔ)層208。在浮柵型閃存工作時(shí)，電子會(huì)通過所述電子通道層204，聚集并存儲(chǔ)于所述電子存儲(chǔ)層208。所述電子通道層204的材質(zhì)例如是二氧化硅層，其厚度例如是厚度也可根據(jù)情況進(jìn)行適當(dāng)調(diào)整。所述電子存儲(chǔ)層208的材質(zhì)例如是多晶硅，其厚度例如是所述電子通道層204和電子存儲(chǔ)層208可通過化學(xué)氣相沉積(CVD)或者物理氣相沉積(PVD)工藝形成。應(yīng)當(dāng)理解，在實(shí)際應(yīng)用中，所述電子通道層204和電子存儲(chǔ)層208也可為其它材質(zhì)，其厚度也可進(jìn)行調(diào)整，其形成方式也不限于上述兩種?？梢岳斫獾氖?，在半導(dǎo)體襯底201上還可設(shè)置有其他輔助膜層,如淺槽溝道隔離層、CMP工藝的停止層等，因這些輔助膜層對(duì)本實(shí)施例的淺溝槽隔離浮柵結(jié)構(gòu)的形成方法不構(gòu)成實(shí)質(zhì)性影響且不屬于本發(fā)明的發(fā)明點(diǎn)所在，因此本實(shí)施例不再贅述。

如圖13所示，步驟S3中，通過涂膠、曝光、顯影等工藝，在所述電子存儲(chǔ)層208上形成圖形化的光阻層206。所述圖形化的光阻層206的厚度例如是厚度也可根據(jù)情況進(jìn)行適當(dāng)調(diào)整。

如圖14所示，步驟S4中，以所述圖形化的光阻層206為掩膜，刻蝕所述電子存儲(chǔ)層208，電子通道層204和部分外延層202，形成溝槽401、402，再去除所述圖形化光阻層206。優(yōu)選采用干法刻蝕工藝刻蝕所述電子存儲(chǔ)層208，刻蝕相關(guān)參數(shù)根據(jù)機(jī)臺(tái)型號(hào)相應(yīng)調(diào)整?？刹捎玫入x子灰化工藝去除所述圖形化的光阻層206。

繼續(xù)參閱圖14，一部分溝槽(如溝槽401)貫穿所述電子存儲(chǔ)層208、電子通道層204、阱區(qū)203和部分外延層202，另一部分溝槽(如溝槽402)貫穿所述電子存儲(chǔ)層208、電子通道層204和部分外延層202。為方便，圖中僅簡(jiǎn)單表示出兩個(gè)溝槽，但應(yīng)理解，所述溝槽的數(shù)量也可為三個(gè)以上。此外，刻蝕的方式不限于干法刻蝕，其工藝參數(shù)以及深度也可根據(jù)情況進(jìn)行調(diào)整。

如圖15所示，步驟S5中，在所述溝槽401、402內(nèi)填充絕緣材料207，同時(shí)，所述絕緣材料207覆蓋所述電子存儲(chǔ)層208。所述絕緣材料207可以是氧化物(例如二氧化硅)，所述電子存儲(chǔ)層208之上的絕緣材料207的厚度例如是其形成方式例如是高深寬比沉積工藝或者高密度電漿沉積工藝。當(dāng)然，在實(shí)際應(yīng)用中，所述絕緣材料207不限于氧化物，所述絕緣材料207在所述電子存儲(chǔ)層208之上的厚度也可進(jìn)行調(diào)整，其形成方式也不限于所述高深寬比沉積工藝或者高密度電漿沉積工藝。

如圖16所示，步驟S6中，采用化學(xué)機(jī)械研磨(CMP)工藝去除所述電子存儲(chǔ)層208上的絕緣材料207，形成淺溝槽隔離結(jié)構(gòu)401’、402’，以隔離所述電子存儲(chǔ)層208，至此形成淺溝槽隔離浮柵結(jié)構(gòu)。如此，該化學(xué)機(jī)械拋光工藝只需去除絕緣材料(即電子存儲(chǔ)層上的絕緣材料去除后停止研磨)，并不研磨電子存儲(chǔ)層208，因而，可避免所述電子存儲(chǔ)層208表面在研磨中產(chǎn)生凹陷，提高半導(dǎo)體器件的良率。

本發(fā)明實(shí)施例還提供了一種浮柵型閃存的制作方法，采用一實(shí)施例中描述的任意一種方法制作淺溝槽隔離浮柵結(jié)構(gòu)，并可采用公知的技術(shù)在所述淺溝槽隔離浮柵結(jié)構(gòu)上形成浮柵型閃存的其他部分，在此不再贅述。

綜上所述，采用本發(fā)明提供的淺溝槽隔離浮柵結(jié)構(gòu)的制作方法，刻蝕溝槽之前形成電子存儲(chǔ)層，這樣電子存儲(chǔ)層即可達(dá)到與傳統(tǒng)方法中硬掩膜層同樣的作用，無需單獨(dú)沉積一硬掩膜層，相應(yīng)的，無需額外進(jìn)行光刻和刻蝕工藝去除硬掩膜層，并且只需一次平坦化工藝即可完成淺溝槽隔離浮柵結(jié)構(gòu)的制作，工藝簡(jiǎn)單，成本較低。

進(jìn)一步的，所述電子存儲(chǔ)層在化學(xué)機(jī)械拋光工藝之前就已經(jīng)沉積至預(yù)設(shè)厚度，最終化學(xué)機(jī)械拋光工藝只需去除絕緣材料(即電子存儲(chǔ)層上的絕緣材料去除后停止研磨)，并不研磨電子存儲(chǔ)層，因而，可避免所述電子存儲(chǔ)層表面在研磨中產(chǎn)生凹陷，提高半導(dǎo)體器件的良率。

上述描述僅是對(duì)本發(fā)明較佳實(shí)施例的描述，并非對(duì)本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。