本發(fā)明涉及納米材料的制備領(lǐng)域，特別是涉及一種圓片級制備硅納米線陣列場效應(yīng)管的方法及其結(jié)構(gòu)。

背景技術(shù)：

納米技術(shù)是融合了許多學科的新興高新科技，其中納米材料是納米技術(shù)非常重要的研究方向。近年來，納米技術(shù)的研究和新納米材料的開發(fā)都取得了長足的發(fā)展，并且在生物、醫(yī)療、環(huán)境等行業(yè)得到了應(yīng)用。當物質(zhì)的特征尺寸減小到納米尺度時，相關(guān)力學、熱學、光學和電學等性能會發(fā)生明顯變化，出現(xiàn)了表面效應(yīng)、小尺寸效應(yīng)和宏觀量子隧道效應(yīng)等新穎的物理現(xiàn)象。

由于傳感器領(lǐng)域?qū)`敏度要求的不斷提高，人們紛紛將目光投向納米技術(shù)領(lǐng)域，硅納米線作為一種新型一維納米材料，具有優(yōu)異力、熱、光、電等性能，其比表面積大，外界環(huán)境能夠引起材料本身性質(zhì)發(fā)生很大改變，所以該材料具有極大的潛力提升傳感器靈敏度，具有廣闊的應(yīng)用前景。

基于硅納米線的場效應(yīng)管既能保留硅納米線的優(yōu)異性能，同時還能通過控制外設(shè)電路讓器件工作在穩(wěn)定的工作點，得到更加準確的反饋，所以基于硅納米線的場效應(yīng)管在傳感器領(lǐng)域具有巨大的應(yīng)用優(yōu)勢。

但現(xiàn)有技術(shù)采用普通(111)型硅片，由于在硅片上不同區(qū)域干法刻蝕速率不同，所以會導致不同區(qū)域硅槽的深度不同，如圖1至圖3所示，其中，圖1為現(xiàn)有技術(shù)中通過干法刻蝕形成五個不同深度硅槽的結(jié)構(gòu)示意圖，圖2為對圖1所述硅槽進行濕法腐蝕后形成四個不同厚度硅墻壁的結(jié)構(gòu)示意圖，圖3為對圖2所述硅墻壁進行氧化，形成硅納米線的結(jié)構(gòu)示意圖。如圖1至圖3所示，從左至右看，由于第一個硅墻壁太厚，導致氧化后仍然為硅墻壁；而由于第二個硅墻壁較厚，導致氧化后得到的硅納米線3的直徑較大；而對第三個硅墻壁氧化后得到正常的硅納米線3；由于第五個硅槽太深，導致濕法腐蝕后未出現(xiàn)硅墻壁?？梢?，基于普通硅片1制備硅納米線陣列時，由于干法刻蝕在硅片上不同位置的刻蝕速率不同，使得刻蝕的硅槽深度不同，導致硅薄壁的厚度不同，最終導致硅納米線陣列中各硅納米線的尺寸不同。

鑒于此，有必要提供一種圓片級制備硅納米線陣列場效應(yīng)管的方法及其結(jié)構(gòu)用以解決上述問題。

技術(shù)實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種圓片級制備硅納米線陣列場效應(yīng)管的方法及其結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中基于硅片制備硅納米線陣列時無法實現(xiàn)高可控性及高一致性的問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種圓片級制備硅納米線陣列場效應(yīng)管的方法，所述制備方法包括：

S1：提供一(111)型SOI硅片，所述(111)型SOI硅片包括底層硅、氧化層及頂層硅；

S2：在所述頂層硅表面形成氮化硅掩膜層，并通過光刻工藝在所述氮化硅掩膜層中形成傾斜的矩形窗口陣列；

S3：通過所述矩形窗口陣列對所述頂層硅進行干法刻蝕，暴露出所述氧化層，形成凹槽陣列；

S4：通過所述凹槽陣列對所述頂層硅進行各向異性腐蝕，形成六邊形腐蝕槽陣列，且相鄰兩個六邊形腐蝕槽之間形成預(yù)設(shè)寬度的硅薄壁；

S5：基于自限制熱氧化工藝對所述(111)型SOI硅片進行氧化，在硅薄壁陣列的頂部形成硅納米線陣列；

S6：以所述硅納米線陣列中每條硅納米線表面的氮化硅掩膜層作為柵介質(zhì)層，在所述柵介質(zhì)層表面制作柵極；

S7：在所述硅納米線陣列兩端的氮化硅掩膜層中形成第一、第二窗口，然后分別在第一、第二窗口中制作源極和漏極，且所述源極和漏極之間設(shè)置有至少一條隔離溝道，其中，所述隔離溝道暴露出所述氧化層；

S8：去除被氧化的硅薄壁陣列，釋放出所述硅納米線陣列。

優(yōu)選地，S1中所述頂層硅的厚度為小于等于30um。

優(yōu)選地，S2中通過化學氣相沉積法形成所述氮化硅掩膜層。

優(yōu)選地，S3中所述干法刻蝕為反應(yīng)離子刻蝕。

優(yōu)選地，S4中所述硅薄壁的寬度為320～380nm。

優(yōu)選地，S4中所述硅薄壁與所述氧化層的夾角為70.5°。

優(yōu)選地，S4中采用KOH溶液對所述頂層硅進行各向異性腐蝕。

優(yōu)選地，所述硅納米線陣列中任一硅納米線的寬度為70～110nm。

優(yōu)選地，所述硅納米線陣列為叉指結(jié)構(gòu)，且所述柵極為叉指結(jié)構(gòu)。

本發(fā)明還提供一種硅納米線陣列場效應(yīng)管，所述硅納米線陣列場效應(yīng)管包括：

一(111)型SOI硅片，所述(111)型SOI硅片包括底層硅、氧化層及頂層硅；

位于所述頂層硅上表面及氧化層上方的氮化硅掩膜層，其中，所述氮化硅掩膜層表面形成有暴露所述氧化層的六邊形腐蝕槽陣列；

位于所述氮化硅掩膜層下表面的硅納米線陣列；

位于所述氮化硅掩膜層上表面且與所述硅納米線陣列位置對應(yīng)的柵極；以及

位于所述氮化硅掩膜層上表面的源極和漏極，其中，所述源極和漏極之間設(shè)置有至少一條暴露所述氧化層的隔離溝道。

優(yōu)選地，所述頂層硅的厚度為小于等于30um。

優(yōu)選地，所述硅納米線陣列中任一硅納米線的寬度為70～110nm。

優(yōu)選地，所述硅納米線陣列為叉指結(jié)構(gòu)，且所述柵極為叉指結(jié)構(gòu)。

優(yōu)選地，所述源極和漏極之間設(shè)置有2條隔離溝道。

優(yōu)選地，所述柵極為金、銅、鋁或多晶硅中的一種。

如上所述，本發(fā)明的一種圓片級制備硅納米線陣列場效應(yīng)管的方法及其結(jié)構(gòu)，具有以下有益效果：

1.本發(fā)明由于采用中間設(shè)有氧化層的SOI硅片，對頂層硅進行干法刻蝕時，由于氧化層的阻擋，所述凹槽陣列的深度都為頂層硅的厚度，且在濕法腐蝕時腐蝕溶液腐蝕(111)晶向的速率很低，能夠精確控制硅薄壁的厚度，進而使得本發(fā)明所制備的硅納米線具有高可控性及高一致性。

2.本發(fā)明通過在每條硅納米線上設(shè)置柵極，使柵極覆蓋了所有的硅納米線，并通過隔離溝道有效地將源極和漏極進行物理隔離，保證了場效應(yīng)管的器件性能。

3.本發(fā)明所述硅納米線由于其整體貼在氮化硅掩膜層上，能夠有效避免硅納米線斷裂，成品率高。

4.本發(fā)明所述制備方法不僅實現(xiàn)了將自上而下工藝與微機電工藝相結(jié)合，同時在SOI硅片上成功制備出了有序排列的硅納米線陣列。

5.所述制備方法僅為常規(guī)的光刻、干法刻蝕和濕法腐蝕工藝，成本低廉，且易于實現(xiàn)。

附圖說明

圖1顯示為現(xiàn)有技術(shù)中通過干法刻蝕形成五個不同深度硅槽的結(jié)構(gòu)示意圖。

圖2顯示為對圖1所述不同深度硅槽進行濕法腐蝕后形成四個不同厚度硅墻壁的結(jié)構(gòu)示意圖。

圖3顯示為對圖2所述硅墻壁進行氧化，形成硅納米線的結(jié)構(gòu)示意圖。

圖4～圖12b顯示為本發(fā)明硅納米線陣列場效應(yīng)管的制備方法的結(jié)構(gòu)示意圖，其中，圖6b是圖6a沿AA’方向的截面圖，圖7b是圖7a沿BB’方向的截面圖，圖8b是圖8a沿CC’方向的截面圖，圖9b是圖9a沿DD’方向的截面圖，圖12b是圖12a沿EE’方向的截面圖。

圖13顯示為本發(fā)明所述硅納米線陣列場效應(yīng)管的電鏡圖。

圖14顯示為通過本發(fā)明所述制備方法制備的硅納米線放大圖。

圖15顯示為通過本發(fā)明所述制備方法制備的硅納米線陣列場效應(yīng)管的掃描曲線。

圖16a和圖16b顯示為表示硅納米線陣列中各硅納米線寬度一致性情況的示意圖，其中，圖16b為圖16a中區(qū)域e的放大圖。

元件標號說明

S1～S8 步驟

1 硅片

2 氮化硅掩膜層

3 硅納米線

101 底層硅

102 氧化層

103 頂層硅

4 矩形窗口陣列

5 凹槽陣列

6 六邊形腐蝕槽陣列

7 硅薄壁陣列

8 硅納米線陣列

9 柵極

10 源極

11 漏極

12 隔離溝道

a～l 區(qū)域a～區(qū)域l

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。

請參閱圖4至圖16。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實施例一

本實施例提供一種圓片級制備硅納米線陣列場效應(yīng)管的方法，所述制備方法包括：

S1：提供一(111)型SOI硅片，所述(111)型SOI硅片包括底層硅101、氧化層102及頂層硅103；

S2：在所述頂層硅103表面形成氮化硅掩膜層2，并通過光刻工藝在所述氮化硅掩膜層2中形成傾斜的矩形窗口陣列4；

S3：通過所述矩形窗口陣列4對所述頂層硅103進行干法刻蝕，暴露出所述氧化層102，形成凹槽陣列5；

S4：通過所述凹槽陣列5對所述頂層硅103進行各向異性腐蝕，形成六邊形腐蝕槽陣列6，且相鄰兩個六邊形腐蝕槽之間形成預(yù)設(shè)寬度的硅薄壁；

S5：基于自限制熱氧化工藝對所述(111)型SOI硅片進行氧化，在硅薄壁陣列7的頂部形成硅納米線陣列8；

S6：以所述硅納米線陣列8中每條硅納米線表面的氮化硅掩膜層2作為柵介質(zhì)層，在所述柵介質(zhì)層表面制作柵極9；

S7：在所述硅納米線陣列8兩端的氮化硅掩膜層2中形成第一、第二窗口，然后分別在第一、第二窗口中制作源極10和漏極11，且所述源極10和漏極11之間設(shè)置有至少一條隔離溝道12，其中，所述隔離溝道12暴露出所述氧化層102；

S8：去除被氧化的硅薄壁陣列7，釋放出所述硅納米線陣列8。

下面結(jié)合具體附圖對本實施例所述硅納米線陣列場效應(yīng)管的制備方法作詳細的介紹。

如圖4所示，提供一(111)型SOI硅片，所述(111)型SOI硅片包括底層硅101、氧化層102及頂層硅103。其中，所述頂層硅103的厚度為小于等于30um，以使硅納米線直徑的一致性更好。優(yōu)選地，在本實施例中，所述頂層硅103的厚度為30um；當然，在其它實施例中，所述頂層硅103的厚度還可以為5um，8um，10um，13um，15um，18um，20um，23um，25um或28um等。

需要說明的是，SOI硅片從下到上依次包括底層硅101、氧化層102及頂層硅103，當后續(xù)對SOI硅片進行刻蝕時，由于中間氧化層102的阻擋，使得每處刻蝕都直接到氧化層102，即每處刻蝕的深度都相同，都為頂層硅103的厚度，由此保證了后續(xù)形成的硅納米線陣列中每條硅納米線形狀、寬度等的一致性，并且由于每條硅納米線的形狀、寬度等參數(shù)均一，因此可以將硅納米線做成陣列結(jié)構(gòu)，最終實現(xiàn)硅納米線陣列場效應(yīng)管的制備。

需要說明的是，(111)型SOI硅片由于面密度大，其面間距也大，故其晶面間原子的吸引力就小，而后續(xù)進行各向異性腐蝕時，腐蝕液腐蝕(111)自停止面的速率很低，這樣能夠精確地控制硅薄壁的厚度，以實現(xiàn)硅納米線陣列中任一硅納米線形狀、寬度等的高可控性和高一致性。

如圖5至圖6b所示，在所述頂層硅103表面形成氮化硅掩膜層2，并通過光刻工藝在所述氮化硅掩膜層2中形成傾斜的矩形窗口陣列4。

具體的，采用化學氣相沉積法于所述頂層硅103表面形成所述低應(yīng)力致密的氮化硅薄膜。

具體的，先在所述氮化硅掩膜層2表面涂覆光刻膠，然后在光刻膠中形成窗口圖形后，采用反應(yīng)離子刻蝕法RIE將該窗口圖形轉(zhuǎn)移至所述氮化硅掩膜層2上。

需要說明的是，所述矩形窗口陣列中任一矩形窗口的長和寬均相同，并依據(jù)后續(xù)硅薄壁陣列7的厚度定義其長、寬和間距。

如圖7a和7b所示，通過所述矩形窗口陣列4對所述頂層硅103進行干法刻蝕，暴露出所述氧化層102，形成凹槽陣列5。

具體的，采用反應(yīng)離子刻蝕法RIE對所述頂層硅103進行刻蝕，直至暴露出所述氧化層102，形成凹槽陣列5，其中，所述凹槽陣列5中凹槽的深度與所述頂層硅103的厚度相等，均為30um。

如圖8a和8b所示，通過所述凹槽陣列5對所述頂層硅103進行各向異性腐蝕，形成六邊形腐蝕槽陣列6，且相鄰兩個六邊形腐蝕槽之間形成預(yù)設(shè)寬度的硅薄壁。

具體的，采用KOH溶液對所述頂層硅103進行各向異性腐蝕，形成六邊形腐蝕槽陣列6，其中，所述六邊形腐蝕槽陣列中任一六邊形腐蝕槽的每個面都屬于(111)晶面族。

具體的，硅薄壁的寬度為320～380nm。優(yōu)選地，在本實施例中，所述硅薄壁的寬度為350nm；當然，在其它實施例中，所述硅薄壁的寬度還可以為320nm，325nm，330nm，335nm，340nm，345nm，355nm，360nm，365nm，370nm，375nm，或380nm等。

具體的，所述硅薄壁與所述氧化層的夾角為70.5°。

如圖9a和9b所示，基于自限制熱氧化工藝對所述(111)型SOI硅片進行氧化，在硅薄壁陣列7的頂部形成硅納米線陣列8，其中，所述硅納米線陣列為叉指結(jié)構(gòu)。

需要說明的是，由于硅納米線陣列8中任一硅納米線整體貼在氮化硅掩膜層上，能夠有效避免硅納米線斷裂。

需要說明的是，通過將所述硅納米線陣列8設(shè)為叉指結(jié)構(gòu)，有效地增大了硅納米線的密度，進而提高了器件的靈敏性。

如圖10所示，以所述硅納米線陣列8中每條硅納米線表面的氮化硅掩膜層2作為柵介質(zhì)層，在所述柵介質(zhì)層表面制作柵極9，其中，所述柵極形成為叉指結(jié)構(gòu)。

需要說明的是，通過在每條硅納米線表面制作柵極9覆蓋所有的硅納米線，以實現(xiàn)對硅納米線的保護，避免硅納米線斷裂。

具體的，所述柵極的材料可以是金、銅、鋁等金屬，也可以采用多晶硅材料。

如圖11所示，在所述硅納米線陣列8兩端的氮化硅掩膜層2中形成第一、第二窗口，然后分別在第一、第二窗口中制作源極10和漏極11，且所述源極10和漏極11之間設(shè)置有至少一條隔離溝道12，其中，所述隔離溝道12暴露出所述氧化層102。

需要說明的是，通過所述隔離溝道12將所述源極10和漏極11進行物理隔絕，避免了所述源極10和漏極11之間的干擾，以保證僅有硅納米線陣列8連接所述源極10和漏極11，進而提高了器件的性能。

如圖12a和12b所示，去除被氧化的硅薄壁陣列7，釋放出所述硅納米線陣列8。

實施例二

如圖12a和12b所示，本實施例提供一種硅納米線陣列場效應(yīng)管，所述硅納米線陣列場效應(yīng)管包括：

一(111)型SOI硅片，所述(111)型SOI硅片包括底層硅101、氧化層102及頂層硅103；

位于所述頂層硅103上表面及氧化層102上方的氮化硅掩膜層2，其中，所述氮化硅掩膜層2表面形成有暴露所述氧化層102的六邊形腐蝕槽陣列6；

位于所述氮化硅掩膜層2下表面的硅納米線陣列8；

位于所述氮化硅掩膜層2上表面且與所述硅納米線陣列8位置對應(yīng)的柵極9；以及

位于所述氮化硅掩膜層2上表面的源極10和漏極11，其中，所述源極10和漏極11之間設(shè)置有至少一條暴露所述氧化層102的隔離溝道12。

具體的，所述頂層硅103的厚度為小于等于30um。

優(yōu)選地，在本實施例中，所述頂層硅103的厚度為30um；當然，在其它實施例中，所述頂層硅103的厚度還可以為5um，8um，10um，13um，15um，18um，20um，23um，25um或28um等。

需要說明的是，當所述頂層硅103的厚度小于等于30um時，所述硅納米線直徑的一致性更好。

具體的，所述硅納米線陣列8為叉指結(jié)構(gòu)，且所述柵極9也形成為叉指結(jié)構(gòu)。

需要說明的是，通過將所述硅納米線陣列8設(shè)為叉指結(jié)構(gòu)，有效地增大了硅納米線的密度，進而提高了器件的靈敏性。而且，通過將硅納米線陣列整體貼在氮化硅掩膜層上，并在其上覆蓋柵極，以實現(xiàn)對硅納米線陣列的保護，能夠有效避免硅納米線的斷裂。

具體的，所述柵極為金、銅、鋁或多晶硅中的一種。

具體的，所述源極10和漏極11之間設(shè)置有2條隔離溝道12。

需要說明的是，通過所述隔離溝道12將所述源極10和漏極11進行物理隔絕，避免了所述源極10和漏極11之間的干擾，以保證僅有硅納米線陣列8連接所述源極10和漏極11，進而提高了器件的性能。

通過實施例一所述制備方法制備硅納米線陣列場效應(yīng)管，其電鏡圖如圖13所示，硅納米線的放大圖如圖14所示。其中，所述硅納米線陣列中各硅納米線的理論寬度為90nm，對所述場效應(yīng)管進行測試，得到如圖15和圖16所示的測試結(jié)果。

如圖15所示，圖15為通過本發(fā)明所述制備方法制備的硅納米線陣列場效應(yīng)管的掃描曲線，從圖15可以看出，本發(fā)明所制備的硅納米線陣列場效應(yīng)管的柵極的調(diào)制效果明顯，器件性能優(yōu)異。

如圖16a和圖16b所示，圖16a和圖16b表示硅納米線陣列中各硅納米線寬度一致性情況的示意圖，其中，圖16b為圖16a中區(qū)域e的放大圖。對圖16a中各區(qū)域硅納米線寬度的測量結(jié)果如下：區(qū)域a中硅納米線的寬度為110nm，區(qū)域b中硅納米線的寬度為106nm，區(qū)域c中硅納米線的寬度為96nm，區(qū)域d中硅納米線的寬度為79.4nm，區(qū)域e中硅納米線的寬度為107nm，區(qū)域f中硅納米線的寬度為89.3nm，區(qū)域g中硅納米線的寬度為79.4nm，區(qū)域h中硅納米線的寬度為75nm，區(qū)域i中硅納米線的寬度為83.3nm，區(qū)域j中硅納米線的寬度為103nm，區(qū)域k中硅納米線的寬度為102nm，區(qū)域l中硅納米線的寬度為107nm；可見，通過本發(fā)明所述制備方法制備的硅納米線的寬度分布在70～110nm之間，由此實現(xiàn)將硅納米線陣列中各硅納米線寬度的精度控制在±20nm之內(nèi)。

本發(fā)明所述制備方法首次實現(xiàn)了圓片級大批量制備高可控性、高一致性的硅納米線陣列場效應(yīng)管，其硅納米線陣列的高一致性使得所述場效應(yīng)管作為傳感器等敏感元件時，硅納米線陣列中所有硅納米線同時檢測到被測信號，在保證外界噪聲大小不變的情況下，有效實現(xiàn)了被測信號的疊加，極大地提高了信噪比和器件性能，使得器件的電路部分極其容易實現(xiàn)，為硅納米線的廣泛應(yīng)用打下基礎(chǔ)。

綜上所述，本發(fā)明的一種圓片級制備硅納米線陣列場效應(yīng)管的方法及其結(jié)構(gòu)，具有以下有益效果：

1.本發(fā)明由于采用中間設(shè)有氧化層的SOI硅片，對頂層硅進行干法刻蝕時，由于氧化層的阻擋，所述凹槽陣列的深度都為頂層硅的厚度，且在濕法腐蝕時腐蝕溶液腐蝕(111)晶向的速率很低，能夠精確控制硅薄壁的厚度，進而使得本發(fā)明所制備的硅納米線具有高可控性及高一致性。

2.本發(fā)明通過在每條硅納米線上設(shè)置柵極，使柵極覆蓋了所有的硅納米線，并通過隔離溝道有效地將源極和漏極進行物理隔離，保證了場效應(yīng)管的器件性能。

3.本發(fā)明所述硅納米線由于其整體貼在氮化硅掩膜層上，能夠有效避免硅納米線斷裂，成品率高。

4.本發(fā)明所述制備方法不僅實現(xiàn)了將自上而下工藝與微機電工藝相結(jié)合，同時在SOI硅片上成功制備出了有序排列的硅納米線陣列。

5.所述制備方法僅為常規(guī)的光刻、干法刻蝕和濕法腐蝕工藝，成本低廉，且易于實現(xiàn)。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。